10M08DCV81I7G vs 10M08DCV81C7G So sánh
So sánh chi tiết song song của 10M08DCV81I7G bằng Altera và 10M08DCV81C7G bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | 10M08DCV81I7G | 10M08DCV81C7G |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Hoạt động | Hoạt động |
| Product Family | MAX 10 | — |
| Logic Elements (LE) | 8000 | 8000 |
| Embedded User Flash | 387072 bit (378 Kbit) | — |
| Maximum User I/Os | 56 | — |
| Package Type | 81-ball WLCSP (UFBGA, wafer-level chip-scale package) | — |
| Process Node | [DATA_NEEDED: process node] | — |
| Configuration Memory | On-chip dual-configuration flash, instant-on | — |
| Embedded ADC | 12-bit SAR ADC (1 Msps) [DATA_NEEDED: number of channels] | — |
| Nhiệt độ hoạt động | Industrial -40C to +100C (I7 grade) | Commercial (0C to +85C) [DATA_NEEDED: temp grade letter C7G] |
| Supply Voltage Core | [DATA_NEEDED: VCC core voltage] | — |
| I/O Bank Count | [DATA_NEEDED: number of I/O banks] | — |
| I/O Standards Supported | LVCMOS, LVTTL, LVDS, SSTL, RSDS | — |
| Memory Interfaces | DDR3, DDR3L, LPDDR2 (external PHY required) | — |
| PLL Count | [DATA_NEEDED: number of PLLs] | — |
| Global Clock Networks | [DATA_NEEDED: clock network count] | — |
| Configuration Modes | JTAG, Active Serial (AS), Passive Serial (PS) | — |
| Kiểu lắp đặt | Surface Mount (WLCSP - requires underfill) | Surface Mount |
| Cấp MSL | [DATA_NEEDED: MSL rating] | [DATA_NEEDED: MSL rating] |
| Trạng thái RoHS | Compliant | Compliant |
| Design Software | Intel Quartus Prime (MAX 10 device support) | — |
| Family | — | MAX 10 |
| Memory Bits | — | 387072 bits |
| Embedded Memory (M9K Blocks) | — | [DATA_NEEDED: M9K block count] |
| Multipliers (18x18) | — | 56 |
| Process Technology | — | 55 nm |
| Core Supply Voltage | — | 1.2 V |
| User I/O Banks | — | [DATA_NEEDED: user I/O count] |
| Hộp | — | 81-UFBGA, WLCSP |
| Package Code | — | V81 |
| On-chip Configuration Flash | — | Yes (dual-configuration) |
| Integrated ADC | — | Yes (12-bit SAR, hardened) |
| PLLs | — | [DATA_NEEDED: PLL count] |
| Lead Free | — | Yes |