EP610DC-10 vs EP610DI-25 तुलना
विस्तृत दोनों ओर की तुलना EP610DC-10 द्वारा Intel और EP610DI-25 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610DC-10 | EP610DI-25 |
|---|---|---|
| ब्रांड | Intel | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Device Family | Altera Classic EPLD | — |
| Macrocells | 16 | 16 |
| Maximum Pipelined Data Rate | 100 MHz | — |
| Pin-to-Pin Propagation Delay (tpd) | 10 ns | — |
| Speed Grade | -10 | — |
| पैकेज | 24-pin CDIP (Ceramic DIP, windowed) | — |
| माउंटिंग प्रकार | Through-Hole | Through-Hole (DIP) |
| Technology | CMOS, EPROM-based (UV-erasable) | CMOS EPROM (UV-erasable) |
| सप्लाई वोल्टेज | 5 V (single supply) | — |
| ऑपरेटिंग तापमान | 0C to +70C (commercial) | Industrial (per "I" suffix) |
| I/O Pins | [DATA_NEEDED: exact I/O count for CDIP-24 variant] | 16 (bidirectional) |
| Logic Elements | 16 macrocells (programmable AND/OR array) | — |
| Configuration Memory | UV-erasable EPROM | — |
| Reprogrammable | Yes (UV erase window on package) | — |
| RoHS स्थिति | [DATA_NEEDED: not stated in verified web data] | — |
| Part Family | — | Classic EPLD |
| Propagation Delay (tPD) | — | 25 ns |
| Maximum Pipelined Clock Frequency | — | 100 MHz (max fCNT, per family datasheet) |
| Dedicated Inputs | — | 4 |
| Total User I/O | — | 20 |
| Supply Voltage (VCC) | — | 5 V nominal |
| Package Type | — | Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 |
| पिन काउंट | — | 24 |
| Speed Grade Suffix | — | 25 = 25 ns |
| Compliance | — | RoHS status unknown (legacy 1990s part) |