EP610LC-30 vs EP610LC-35 तुलना
विस्तृत दोनों ओर की तुलना EP610LC-30 द्वारा Intel और EP610LC-35 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610LC-30 | EP610LC-35 |
|---|---|---|
| ब्रांड | Intel | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Family | Classic EPLD (EP610) | Altera Classic EPLD |
| Macro Cells | 16 | — |
| Logic Gates | Equivalent to 300 gates (typical) | — |
| Pin-to-Pin Delay (tPD) | 30 ns | — |
| Pipelined Data Rate | up to 100 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| Programming Voltage (VPP) | 13 V nominal | — |
| Technology | CMOS EPROM (UV-erasable) | CMOS EEPROM (one-time-programmable plastic) |
| पैकेज | 24-pin CERDIP / PDIP | 28-pin PLCC (J-lead) |
| ऑपरेटिंग तापमान | 0 C to +70 C (commercial) / -55 C to +125 C (military) | Commercial (0C to +70C) [DATA_NEEDED: exact grade letter] |
| Erase/Program Cycles | 1000 typical | — |
| माउंटिंग प्रकार | Through-Hole | Surface Mount |
| आउटपुट प्रकार | CMOS tri-state (programmable) | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: rohs_status] |
| Logic Compatibility | TTL and CMOS | — |
| Turbo Mode | Yes (registered path bypass) | — |
| Device Series | — | EP610 |
| Macrocells | — | 16 |
| Usable Gates | — | 300 |
| Propagation Delay (tpd) | — | 37 ns |
| Supply Voltage (Vcc) | — | 5 V |
| Speed Grade | — | -35 (slowest EP610) |
| Programmable Pins | — | 24 input / 16 output (shared macrocells) |
| Lead-Free | — | [DATA_NEEDED: lead_free] |
| MSL स्तर | — | [DATA_NEEDED: msl_level] |
| Programming Tool | — | MAX+PLUS II development system |