EP610PC25 vs EP610LC-25 तुलना
विस्तृत दोनों ओर की तुलना EP610PC25 द्वारा Altera और EP610LC-25 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610PC25 | EP610LC-25 |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Device Family | Altera Classic EPLD | — |
| Logic Type | EPLD (Erasable Programmable Logic Device) | — |
| Macrocells | 16 | 16 |
| Usable Gates | 300 | — |
| Propagation Delay (tPD) | 25 ns | 25 ns |
| Pipelined Data Rate | Up to 100 MHz | Up to 100 MHz |
| Supply Voltage (VCC) | 5 V | — |
| Programming Voltage (VPP) | 12 V | — |
| ICC (typical) | 200 mA | — |
| ऑपरेटिंग तापमान | 0C to +70C (commercial) | 0C to +70C (commercial) |
| पैकेज | PDIP-24 | PLCC-28 |
| माउंटिंग प्रकार | Through-Hole | Surface Mount |
| Programmability | One-Time-Programmable (OTP), UV-erasable variant exists | UV-erasable (windowed package) |
| पिन काउंट | 24 | — |
| Technology | 5 V CMOS | CMOS |
| RoHS स्थिति | unknown | [DATA_NEEDED] |
| Lifecycle | Obsolete (last shipped ~2000s) | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Family | — | Classic EPLD |
| Logic Array Blocks (LABs) | — | 4 |
| Maximum Toggle Frequency | — | 100 MHz |
| सप्लाई वोल्टेज | — | 5 V ±5% |
| I/O Pins | — | [DATA_NEEDED: exact I/O count] |