EP910DC-40 vs EP910JM-40 तुलना
विस्तृत दोनों ओर की तुलना EP910DC-40 द्वारा Altera और EP910JM-40 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP910DC-40 | EP910JM-40 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Device Family | Classic EPLD (EP910 series) | Altera Classic EPLD |
| Architecture | PAL-type AND/OR, UV-erasable CMOS | — |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | 12 |
| Bidirectional I/O Pins | 24 | — |
| Total Inputs to Logic Array | 36 | — |
| Product Terms | 240 maximum | 240 |
| Maximum Propagation Delay (tPD) | 40 ns | — |
| Maximum Operating Frequency (fMAX) | 25 MHz | — |
| Global Clocks | 2 | — |
| सप्लाई वोल्टेज | 5 V (typical for Classic EPLD family) | — |
| Operating Temperature (Commercial) | 0 °C to 70 °C | — |
| पैकेज | DIP-40 (ceramic, through-hole) | JLCC-28 (windowed ceramic, J-lead) |
| माउंटिंग प्रकार | Through-Hole | Surface Mount |
| RoHS स्थिति | [DATA_NEEDED: rohs_status] | [DATA_NEEDED: RoHS status - UV-windowed ceramic package typically not RoHS compliant] |
| Programming Method | UV-erase + EPROM programmer; on-board logic test circuitry | UV erase + EPROM programmer |
| Series | — | EP910 |
| Logic Type | — | EPLD (UV-Erasable PAL-type) |
| I/O Lines | — | 24 |
| Total Inputs (max) | — | 36 |
| Total Outputs (max) | — | 24 |
| External Clock Inputs | — | 2 |
| Propagation Delay (tPD) | — | 40 ns |
| Process Technology | — | CMOS |
| ऑपरेटिंग तापमान | — | 0C to +70C (commercial) [DATA_NEEDED: confirm grade] |