EP910DC-40 vs EP910JM-40 مقایسه

مقایسه دقیق کنار به کنار EP910DC-40 توسط Altera و EP910JM-40 توسط Altera. مشخصات کلیدی، پارامترهای الکتریکی، بسته‌بندی، وضعیت چرخه عمر، قیمت‌گذاری و موجودی را مقایسه کنید تا بهترین قطعه را برای نیازهای طراحی خود تعیین کنید.

مقایسه مشخصات

پارامتر EP910DC-40 EP910JM-40
برند Altera Altera
دسته‌بندی FPGA & CPLD FPGA & CPLD
وضعیت چرخه عمر Obsolete Obsolete
Device Family Classic EPLD (EP910 series) Altera Classic EPLD
Architecture PAL-type AND/OR, UV-erasable CMOS —
Macrocells 24 24
Dedicated Inputs 12 12
Bidirectional I/O Pins 24 —
Total Inputs to Logic Array 36 —
Product Terms 240 maximum 240
Maximum Propagation Delay (tPD) 40 ns —
Maximum Operating Frequency (fMAX) 25 MHz —
Global Clocks 2 —
ولتاژ تغذیه 5 V (typical for Classic EPLD family) —
Operating Temperature (Commercial) 0 °C to 70 °C —
بسته‌بندی DIP-40 (ceramic, through-hole) JLCC-28 (windowed ceramic, J-lead)
نوع نصب Through-Hole Surface Mount
وضعیت RoHS [DATA_NEEDED: rohs_status] [DATA_NEEDED: RoHS status - UV-windowed ceramic package typically not RoHS compliant]
Programming Method UV-erase + EPROM programmer; on-board logic test circuitry UV erase + EPROM programmer
Series — EP910
Logic Type — EPLD (UV-Erasable PAL-type)
I/O Lines — 24
Total Inputs (max) — 36
Total Outputs (max) — 24
External Clock Inputs — 2
Propagation Delay (tPD) — 40 ns
Process Technology — CMOS
دمای کاری — 0C to +70C (commercial) [DATA_NEEDED: confirm grade]

دیتاشیت‌ها و منابع

مرور همه محصولات ایجاد BOM درخواست استعلام قیمت