EP910LC44-35 vs EP910LC-35T तुलना
विस्तृत दोनों ओर की तुलना EP910LC44-35 द्वारा Intel और EP910LC-35T द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP910LC44-35 | EP910LC-35T |
|---|---|---|
| ब्रांड | Intel | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | NRND |
| Family | Classic EPLD (OT sub-family) | Classic EPLD (EP910) |
| Architecture | PAL-type AND/OR array | — |
| Macrocells | 24 | 24 |
| Usable Gates | 450 | — |
| Propagation Delay (tPD) | 35 ns (max) | 35 ns |
| Maximum Frequency (fMAX) | 28.6 MHz | — |
| Total Inputs | 36 | — |
| I/O Pins | 24 | — |
| Global Clocks | 2 | — |
| Supply Voltage (VCC) | 5 V (single supply) | 5 V |
| ऑपरेटिंग तापमान | 0C to +70C (commercial) | 0C to +70C (commercial) |
| पैकेज | 44-pin PLCC (J-leaded) | PLCC-44 (J-lead) |
| माउंटिंग प्रकार | Surface Mount | Surface Mount (PLCC socket or solder) |
| Process Technology | CMOS | CMOS (EPROM-based) |
| Programmability | UV-erasable (windowed ceramic) | — |
| Logic Capacity | — | 450 usable gates |
| Maximum Operating Frequency | — | 28.6 MHz |
| User I/O Pins | — | 36 |
| Erasure Method | — | UV-erasable window (ceramic package) / OTP (plastic) |
| Programming | — | Altera programming hardware + MAX+PLUS II |
| MSL स्तर | — | MSL 3 (168 hours) |
| RoHS स्थिति | — | [DATA_NEEDED: RoHS status not in verified data] |