EP910PI-12T vs EP910PI-30T तुलना
विस्तृत दोनों ओर की तुलना EP910PI-12T द्वारा Altera और EP910PI-30T द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP910PI-12T | EP910PI-30T |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | Obsolete |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Macrocells | 24 | 24 |
| Propagation Delay (tPD) | 12 ns | 30 ns |
| Maximum Operating Frequency | 76.9 MHz | — |
| Logic Gates | [DATA_NEEDED: logic gate count] | — |
| Supply Voltage (VCC) | 5 V (4.75 V min, 5.25 V max) | 4.75 V to 5.25 V (5 V nominal) |
| I/O Pins | 24 | — |
| Dedicated Inputs | 12 | 10 |
| External Clock Inputs | 2 | — |
| Outputs | 24 | — |
| Terminals / Pin Count | 44 (PDIP-40 package pinout with NC pins) | — |
| पैकेज | 40-pin PDIP (Plastic DIP) | — |
| Process Technology | CMOS | — |
| ऑपरेटिंग तापमान | 0C to +70C (commercial) | -40 C to +85 C (industrial) |
| Programmable Technology | UV-erasable EPROM | — |
| Programming Interface | JEDEC-standard | — |
| RoHS स्थिति | Non-compliant (legacy PDIP package, contains lead) | [DATA_NEEDED: RoHS status] |
| लाइफसाइकिल स्थिति | NRND / EOL (mature legacy product) | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | — | 480 |
| Register (Clock-to-Output) Delay | — | 20 ns |
| Technology | — | CMOS, UV-erasable (windowed ceramic) |
| Package Type | — | 40-pin PDIP (ceramic windowed) |
| माउंटिंग प्रकार | — | Through-Hole |
| Programming | — | Altera Classic device programmer / MAX+PLUS II flow |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |