EP910PI-12T vs EP910PI-30T موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910PI-12T بذریعہ Altera اور EP910PI-30T بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910PI-12T | EP910PI-30T |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | NRND | Obsolete |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Macrocells | 24 | 24 |
| Propagation Delay (tPD) | 12 ns | 30 ns |
| Maximum Operating Frequency | 76.9 MHz | — |
| Logic Gates | [DATA_NEEDED: logic gate count] | — |
| Supply Voltage (VCC) | 5 V (4.75 V min, 5.25 V max) | 4.75 V to 5.25 V (5 V nominal) |
| I/O Pins | 24 | — |
| Dedicated Inputs | 12 | 10 |
| External Clock Inputs | 2 | — |
| Outputs | 24 | — |
| Terminals / Pin Count | 44 (PDIP-40 package pinout with NC pins) | — |
| پیکیج | 40-pin PDIP (Plastic DIP) | — |
| Process Technology | CMOS | — |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | -40 C to +85 C (industrial) |
| Programmable Technology | UV-erasable EPROM | — |
| Programming Interface | JEDEC-standard | — |
| RoHS اسٹیٹس | Non-compliant (legacy PDIP package, contains lead) | [DATA_NEEDED: RoHS status] |
| لائف سائیکل کی حالت | NRND / EOL (mature legacy product) | — |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | — | 480 |
| Register (Clock-to-Output) Delay | — | 20 ns |
| Technology | — | CMOS, UV-erasable (windowed ceramic) |
| Package Type | — | 40-pin PDIP (ceramic windowed) |
| ماؤنٹنگ ٹائپ | — | Through-Hole |
| Programming | — | Altera Classic device programmer / MAX+PLUS II flow |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |