EPC2L120N vs EPC2L20U तुलना

विस्तृत दोनों ओर की तुलना EPC2L120N द्वारा Intel और EPC2L20U द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

Altera
EPC2L20U EPC2L20U - 1.6Mb Configuration PROM 20-PLCC | Altera

EPC2L20U - 1.6Mb Configuration PROM 20-PLCC | Altera

EPC2L20U ⚠ अंतिम खरीद

विशेषता तुलना

पैरामीटर EPC2L120N EPC2L20U
ब्रांड Intel Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete अंतिम बार खरीदें
Device Type Configuration Device for SRAM-based LUT FPGAs —
Manufacturer Intel (formerly Altera) —
Family EPC2 (Enhanced Configuration Device) —
Memory Capacity 165,888 bits (400,000 gates equivalent) —
Operating Voltage (VCCIO) 2.7 V to 3.6 V —
5V Tolerance Yes (5V-tolerant I/O) —
Configuration Clock (FPP) Up to 66 MHz —
Configuration Clock (PS) Up to 33 MHz —
Internal Oscillator 8 MHz with programmable divider —
JTAG Interface IEEE Std 1149.1 compliant, ISP support —
Programming Cycles 100,000 erase/program cycles —
Sector Erase Time [DATA_NEEDED: typical sector erase time] —
पैकेज 84-pin PLCC (J-Lead) 20-PLCC (PLCC-20)
Configuration Schemes FPP, PS, JTAG, daisy chain —
ऑपरेटिंग तापमान [DATA_NEEDED: industrial temp range] -40C to +85C (industrial)
Supported FPGA Families Cyclone, APEX, FLEX, Mercury, ACEX, Stratix —
RoHS स्थिति unknown [DATA_NEEDED: RoHS status]
मेमोरी आकार — 1.6 Mbit
Supply Voltage (VCC) — 3.0 V to 3.6 V
इंटरफ़ेस प्रकार — Serial configuration (DCLK/DATA0)
Programmability — In-system programmable via IEEE 1532 / JTAG
Supported FPGAs — APEX II, APEX 20K, Mercury, Stratix, Cyclone, ACEX 1K
Configuration Mode — Single + Cascade (multi-PROM daisy chain)
Compression Support — Yes (FPGA decompresses bitstream)
माउंटिंग प्रकार — Surface Mount / Socket
JTAG Support — Yes (IEEE Std 1149.1 boundary scan)
पिन काउंट — 20
Lead-Free — [DATA_NEEDED: lead-free status]
MSL स्तर — [DATA_NEEDED: MSL level]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध