EPC2LI20 vs EPC2LI20J तुलना
विस्तृत दोनों ओर की तुलना EPC2LI20 द्वारा Altera और EPC2LI20J द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPC2LI20 | EPC2LI20J |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | Memory ICs | Memory ICs |
| लाइफसाइकिल स्थिति | NRND | सक्रिय |
| मेमोरी आकार | 1.6 Mb (1,572,864 bits) | 1,695,680 bits (1.6Mb) |
| मेमोरी प्रकार | Flash (in-system programmable) | In-System Programmable Configuration PROM (flash) |
| Programmable Type | In System Programmable (ISP) | — |
| फ़ंक्शन | Configuration PROM for SRAM-based FPGAs | — |
| Supply Voltage - Operating | 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing) | — |
| ऑपरेटिंग तापमान | -40 C to +85 C (Industrial) | -40C to +85C (industrial) |
| पैकेज / केस | 20-PLCC (J-lead, 9x9 mm) | — |
| माउंटिंग प्रकार | Surface Mount (PLCC socket-compatible) | — |
| Configuration Interface | Serial or Byte-wide (parallel) | — |
| Decompression | On-chip (supports compressed bitstreams) | — |
| JTAG / ISP Interface | IEEE 1532 (TCK, TMS, TDI, TDO) | — |
| Multi-Device Support | Yes (daisy-chain configuration) | — |
| User-Accessible Memory | Yes (unused flash available to user logic) | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS compliance status] |
| MSL स्तर | [DATA_NEEDED: MSL level] | — |
| संगठन | — | 65,536 x 1-bit (serial interface) |
| इंटरफ़ेस | — | Altera 4-pin serial configuration (DATA, DCLK, nCS, nCONFIG) |
| Target FPGAs | — | APEX II, APEX 20K/20KC/20KE, Mercury, ACEX 1K, FLEX 6000/10KE/10KA |
| Supply Voltage (VCCINT) | — | 3.0 V to 3.6 V (3.3 V typical) |
| I/O Voltage (VCCIO) | — | 5.0 V or 3.3 V tolerant |
| ISP Programming Interface | — | JTAG (IEEE 1149.1) |
| Cascade Support | — | Yes (multi-device configuration chain) |
| Internal Oscillator | — | Yes (configures without external clock source) |
| पैकेज | — | 20-pin PLCC with J-leads (JEDEC MS-018) |
| Programming Cycles | — | [DATA_NEEDED: minimum endurance cycles] |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| Configuration Clock (DCLK) | — | Up to 33 MHz |