EPM3064ATC44-10 vs EPM3064ATC44-10NAF तुलना

विस्तृत दोनों ओर की तुलना EPM3064ATC44-10 द्वारा Altera और EPM3064ATC44-10NAF द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM3064ATC44-10 EPM3064ATC44-10NAF
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete NRND
Family MAX 3000A —
Logic Elements / Macrocells 64 macrocells —
Usable Gates 1,250 1250
Number of Logic Blocks / LABs 4 LABs —
Propagation Delay (tPD) 10 ns —
Maximum Internal Frequency 227.3 MHz (counter speed) —
Programmable I/Os 34 —
Supply Voltage (VCCINT) 3.0 V to 3.6 V (3.3 V typical) 3.0 V to 3.6 V
I/O Bank Voltage (VCCIO) MultiVolt 1.5 V / 1.8 V / 2.5 V / 3.3 V —
Technology CMOS EEPROM, 5 V tolerant I/O —
In-System Programming IEEE Std. 1532 (JTAG) —
Boundary-Scan Support IEEE 1149.1 (JTAG) —
पैकेज TQFP-44, 10 x 10 mm, 0.8 mm pitch TQFP-44 (10x10 mm)
माउंटिंग प्रकार Surface Mount Surface Mount
ऑपरेटिंग तापमान रेंज 0C to +70C (commercial) —
RoHS स्थिति Non-compliant (legacy Altera, Pb-bearing) Compliant
Series — MAX 3000A
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 64
Logic Elements / LABs — 4 LABs (16 macrocells per LAB)
Number of I/O Pins — 34
Propagation Delay (tPD, max) — 10 ns
I/O Voltage Tolerance — Multi-voltage (3.3 V / 2.5 V / 1.8 V capable)
Programmable Technology — EEPROM (non-volatile)
In-System Programmable — Yes (IEEE Std. 1532 compliant)
Boundary-Scan Test — Yes (IEEE Std. 1149.1 JTAG)
Pin-Locking — Yes
ऑपरेटिंग तापमान — [DATA_NEEDED: industrial/commercial grade]
Lead Finish — Lead-free (NiPdAu, AF suffix)
Configuration Memory Cycles — 100 erase/program cycles

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध