EPM3064ATC44-10NAF vs EPM3064ATC44-7N तुलना

विस्तृत दोनों ओर की तुलना EPM3064ATC44-10NAF द्वारा Altera और EPM3064ATC44-7N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM3064ATC44-10NAF EPM3064ATC44-7N
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति NRND Obsolete
Series MAX 3000A —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 64 64
Logic Elements / LABs 4 LABs (16 macrocells per LAB) —
Usable Gates 1250 1,250
Number of I/O Pins 34 —
Propagation Delay (tPD, max) 10 ns —
Supply Voltage (VCCINT) 3.0 V to 3.6 V —
I/O Voltage Tolerance Multi-voltage (3.3 V / 2.5 V / 1.8 V capable) —
Programmable Technology EEPROM (non-volatile) —
In-System Programmable Yes (IEEE Std. 1532 compliant) —
Boundary-Scan Test Yes (IEEE Std. 1149.1 JTAG) —
Pin-Locking Yes —
पैकेज TQFP-44 (10x10 mm) 44-pin TQFP
माउंटिंग प्रकार Surface Mount Surface Mount
ऑपरेटिंग तापमान [DATA_NEEDED: industrial/commercial grade] 0°C to +85°C (commercial)
Lead Finish Lead-free (NiPdAu, AF suffix) —
RoHS स्थिति Compliant Compliant
Configuration Memory Cycles 100 erase/program cycles —
Family — MAX 3000A
Logic Array Blocks — 2
User I/O Pins — 34
पिन की संख्या — 44
Speed Grade — -7 (7.5 ns pin-to-pin delay)
Pin-to-Pin Delay (tPD) — 7.5 ns
Maximum Counter Frequency — 192.3 MHz (-7 grade)
Supply Voltage (VCC) — 3.3 V
MultiVolt I/O — 1.8 V / 2.5 V / 3.3 V
Programmability — EEPROM, in-system programmable (ISP)
JTAG Interface — IEEE Std. 1149.1 compliant
ISP Standard — IEEE Std. 1532 compliant
Boundary-Scan Test (BST) — Built-in, JTAG-driven

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध