EPM3064ATI44-10N vs EPM3064AT100-10N तुलना

विस्तृत दोनों ओर की तुलना EPM3064ATI44-10N द्वारा Altera और EPM3064AT100-10N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM3064ATI44-10N EPM3064AT100-10N
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete NRND
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 64 64
Usable Gates 1250 1,250
User I/Os 34 —
Dedicated Inputs 4 —
Logic Blocks 4 —
Pin-to-Pin Delay 10 ns (-10 speed grade) —
Maximum Frequency (fMAX) 100 MHz —
Programmable Type In-System Programmable (EEPROM) —
ISP Interface IEEE Std. 1149.1 (JTAG) —
ISP Standard Compliance IEEE Std. 1532 —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V (MultiVolt) —
ऑपरेटिंग तापमान -40C to +85C (Industrial, "N" suffix) —
पैकेज 44-pin TQFP TQFP-100 (T100), 14 mm x 14 mm
Process Technology CMOS EEPROM —
Boundary-Scan Test Built-in (JTAG) —
माउंटिंग प्रकार Surface Mount —
Lead-Free Status Contains Lead (per digchip datasheet excerpt) —
RoHS स्थिति Non-Compliant (per digchip datasheet excerpt) [DATA_NEEDED: RoHS compliance status]
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 4
User I/O Pins — 66
Speed Grade — -10 (10 ns pin-to-pin delay)
Supply Voltage (VCCINT) — 3.3 V
I/O Bank Voltage — 3.3 V
5 V Tolerant Inputs — Yes (via clamping diodes)
Configuration Memory — EEPROM (non-volatile)
Programming Interface — JTAG (IEEE Std. 1149.1) with pin-locking
ISP Compliance — IEEE Std. 1532
Boundary-Scan Test (BST) — IEEE Std. 1149.1 compliant
Operating Temperature (Commercial) — 0C to +70C
Lead-Free — [DATA_NEEDED: lead-free finish]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध