EPM3064ATI44-7N vs EPM3064ATC44-7N तुलना
विस्तृत दोनों ओर की तुलना EPM3064ATI44-7N द्वारा Altera और EPM3064ATC44-7N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM3064ATI44-7N | EPM3064ATC44-7N |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | NRND | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Logic Elements / Macrocells | 64 macrocells | — |
| Usable Gates | 1,250 gates | 1,250 |
| Maximum Frequency (fMAX) | 135.1 MHz | — |
| Pin-to-Pin Logic Delay | 7 ns (speed grade -7) | — |
| User I/O Count | 34 I/O | — |
| Dedicated Input Pins | 4 | — |
| Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Bank Voltage (VCCIO) | 1.8 V / 2.5 V / 3.3 V / 5 V tolerant (multiVolt) | — |
| Program Memory Type | EEPROM (in-system programmable) | — |
| Programming Interface | IEEE 1149.1 JTAG | — |
| पैकेज | 44-pin TQFP (10x10 mm, 0.8 mm pitch) | 44-pin TQFP |
| Operating Temperature Grade | Industrial (-40C to +85C) | — |
| RoHS स्थिति | Compliant (lead-free, 'N' suffix) | Compliant |
| Process Technology | 0.30 µm CMOS EEPROM | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Macro Cells | — | 64 |
| Logic Array Blocks | — | 2 |
| User I/O Pins | — | 34 |
| पिन की संख्या | — | 44 |
| Speed Grade | — | -7 (7.5 ns pin-to-pin delay) |
| Pin-to-Pin Delay (tPD) | — | 7.5 ns |
| Maximum Counter Frequency | — | 192.3 MHz (-7 grade) |
| Supply Voltage (VCC) | — | 3.3 V |
| MultiVolt I/O | — | 1.8 V / 2.5 V / 3.3 V |
| Programmability | — | EEPROM, in-system programmable (ISP) |
| JTAG Interface | — | IEEE Std. 1149.1 compliant |
| ISP Standard | — | IEEE Std. 1532 compliant |
| Boundary-Scan Test (BST) | — | Built-in, JTAG-driven |
| ऑपरेटिंग तापमान | — | 0°C to +85°C (commercial) |
| माउंटिंग प्रकार | — | Surface Mount |