EPM5064JC-1 vs EPM5032JC तुलना

विस्तृत दोनों ओर की तुलना EPM5064JC-1 द्वारा Altera और EPM5032JC द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM5064JC-1 EPM5032JC
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति NRND Obsolete
Family MAX 5000 MAX 5000 EPLD
Device Type EPLD (Erasable Programmable Logic Device) —
Macro Cells 64 —
Usable Gates 1250 (typical) —
Logic Elements 128 (Logic Array Blocks) —
Maximum Operating Frequency 33.3 MHz (fCNT) —
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD typical/max in ns] —
Supply Voltage (VCC) 5 V nominal (4.75 V – 5.25 V) 5 V
Process Technology 0.8 µm CMOS —
Programmable Pins 36 (typical I/O, 44-pin PLCC) —
Dedicated Inputs [DATA_NEEDED: dedicated input count] —
पैकेज 44-pin PLCC (J-lead, windowed ceramic) PLCC-44
माउंटिंग प्रकार Surface Mount (PLCC socket recommended) Surface Mount (J-lead)
ऑपरेटिंग तापमान 0 °C to +70 °C (commercial, -JC suffix) 0C to +70C (commercial)
Erasure Method UV-erasable through quartz window —
Programming Method Altera Logic Programmer + MasterBlaster/ByteBlasterMV —
JTAG Boundary Scan Not supported (classic MAX architecture) —
RoHS स्थिति Non-compliant (windowed ceramic, contains Pb in glass frit) unknown
Military/Avionics SMD 5962-01-417-3750 (QML variant: EPM5064JM/883) —
Macrocells — 32
Logic Gates — 600 usable gates
Maximum I/O Pins — 40
Propagation Delay (tPD) — [DATA_NEEDED: specific speed grade value]
Input Type — TTL-compatible
आउटपुट प्रकार — TTL/CMOS-compatible
Programmability — UV-erasable (windowed ceramic) / OTP variants
Design Software — MAX+PLUS II / Quartus legacy
JEDEC Standard — JEDEC PLCC-44 footprint
Lead-Free — unknown

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध