EPM5192GM vs EPM5192JC-ES तुलना

विस्तृत दोनों ओर की तुलना EPM5192GM द्वारा Altera और EPM5192JC-ES द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM5192GM EPM5192JC-ES
ब्रांड Altera Intel
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete Obsolete
Product Family MAX 5000 —
Device Type UV Erasable Programmable Logic Device (PLD) CPLD (EPLD)
Technology CMOS CMOS
Number of Macrocells 192 —
Usable Gates 3,750 —
Pin-to-Pin Delay (tPD) 15 ns (fastest speed grade); 55 ns (this part) —
Counter Frequency (fCNT) up to 76.9 MHz —
Propagation Delay (tPD, this part) 55 ns —
पैकेज CPGA-84 (Ceramic Pin Grid Array, 84 pins, windowed) 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84)
माउंटिंग प्रकार Through-Hole (PGA) Surface Mount
Erasure Method UV (windowed ceramic package) —
सप्लाई वोल्टेज [DATA_NEEDED: typical VCC range] [DATA_NEEDED: VCC nominal]
Maximum User I/O [DATA_NEEDED: exact I/O count for CPGA-84] —
ऑपरेटिंग तापमान [DATA_NEEDED: commercial/industrial/military grade] [DATA_NEEDED: operating temperature range for ES grade]
RoHS स्थिति Non-compliant (contains lead in ceramic PGA) [DATA_NEEDED: RoHS compliance]
Process Node [DATA_NEEDED: CMOS process geometry] —
Programming Interface JTAG-compatible (per MAX 5000 family) —
Device Family — MAX 5000
Macrocells — 192
Logic Array Blocks (LABs) — 12
Interconnect — Programmable Interconnect Array (PIA)
Configuration Memory — EPROM (UV-erasable, one-time programmable for JC-ES)
Programming — Altera MAX+PLUS II or compatible programmer
User I/O Pins — [DATA_NEEDED: user I/O count for JC-ES in PLCC-84]
Lead-Free — [DATA_NEEDED: lead-free status]
MSL स्तर — [DATA_NEEDED: MSL rating]
Note — Datasheet source: Altera MAX 5000 family document, 52 pages

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध