EPM5192JC-1 vs EPM5192JC-ES तुलना
विस्तृत दोनों ओर की तुलना EPM5192JC-1 द्वारा Altera और EPM5192JC-ES द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM5192JC-1 | EPM5192JC-ES |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Family | MAX 5000 | — |
| Device Type | CPLD - Complex Programmable Logic Device | CPLD (EPLD) |
| Technology | CMOS, UV-Erasable / OTP | CMOS |
| Macrocells | 192 | 192 |
| Usable Gates | 3750 | — |
| Propagation Delay (tPD) | 40 ns (speed grade -1) | — |
| Maximum Internal Frequency (fMAX) | 62.5 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| User I/O Pins | 84 | [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] |
| Package Type | 84-pin Ceramic Quad Flat Pack (CQFP), windowed | — |
| JEDEC Package Code | S-CQCC-J84 | — |
| ऑपरेटिंग तापमान | 0 C to +70 C (commercial) | [DATA_NEEDED: operating temperature range for ES grade] |
| Configuration Memory | UV-EPROM (erasable under UV lamp) | EPROM (UV-erasable, one-time programmable for JC-ES) |
| Programming Interface | Altera MAX programming interface (parallel, pre-JTAG for this family) | — |
| Process | CMOS EPROM | — |
| I/O Standard | TTL/CMOS 5 V compatible | — |
| Device Family | — | MAX 5000 |
| Logic Array Blocks (LABs) | — | 12 |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| पैकेज | — | 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) |
| माउंटिंग प्रकार | — | Surface Mount |
| Programming | — | Altera MAX+PLUS II or compatible programmer |
| सप्लाई वोल्टेज | — | [DATA_NEEDED: VCC nominal] |
| RoHS स्थिति | — | [DATA_NEEDED: RoHS compliance] |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| MSL स्तर | — | [DATA_NEEDED: MSL rating] |
| Note | — | Datasheet source: Altera MAX 5000 family document, 52 pages |