EPM9320GC280-20 vs EPM9320GC280-15 तुलना

विस्तृत दोनों ओर की तुलना EPM9320GC280-20 द्वारा Altera और EPM9320GC280-15 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM9320GC280-20 EPM9320GC280-15
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete Obsolete
Family MAX 9000 MAX 9000 (EPM9320)
Device Type CPLD (Complex Programmable Logic Device) CPLD - Complex Programmable Logic Device
Macrocells 320 320
Usable Gates 6000 (approx.) 6,000
Logic Array Blocks (LABs) 20 (16 macrocells each, typical for MAX 9000) 20 (16 macrocells per LAB)
Maximum Operating Frequency 100 MHz (internal counter) —
Propagation Delay (tpd) 23 ns (approx., -20 speed grade) —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 4.75 V to 5.25 V
Technology CMOS EEPROM —
In-System Programmability Yes (5.0-V ISP via JTAG) —
JTAG Support IEEE Std. 1149.1 compliant —
पैकेज 280-pin Ceramic Pin Grid Array (CPGA) 280-pin Ceramic Pin Grid Array (CPGA-280)
ऑपरेटिंग तापमान [DATA_NEEDED: operating temperature grade] 0 C to +70 C (commercial)
माउंटिंग प्रकार Through-Hole (PGA socket) Through-hole (PGA socket)
RoHS स्थिति unknown ROHS3 compliant (per fpgalink listing)
Configuration Memory EEPROM (non-volatile, instant-on) —
Architecture — CMOS EEPROM-based, Multiple Array MatriX (MAX)
Pin-to-Pin Propagation Delay — 15 ns
Maximum Internal Frequency — 117.6 MHz
Maximum User I/O Pins — 164
I/O Voltage Levels — 3.3 V or 5 V (configurable)
Programmability — 5.0-V in-system programmable (ISP) via IEEE 1149.1 JTAG
MSL स्तर — 3 (168 hours)
Technology Node — CMOS EEPROM, third-generation MAX

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध