Semiconductor News · 調達ブリーフ

Saras Micro Devicesの基板埋め込みパッシブがAIアクセラレータの電力供給に何をもたらすか

Saras Micro DevicesのSTILEモジュールはデカップリングコンデンサをパッケージ基板に移動し、VRMから負荷への経路を短縮、AIアクセラレータの垂直電力供給向けにPCB裏面の実装面積を解放。

公開日 更新日 4 分で読了 ✓ AI対応 共有

TL;DR — 3つの文

  • Saras Micro Devices' STILE technology embeds capacitors into the IC package substrate or PCB, freeing the board underside for vertical power delivery. (S1)
  • AI accelerator TDP is at multiple kilowatts with core voltages of 0.6-0.8 V, so PDN current and resistive losses are rising sharply. (S1)
  • STILE capacitors use 3D pass-through copper terminations, are rated for 125°C operation and reportedly show almost no derating under temperature and bias. (S1)

引用元: key_takeaways （実フィールド、最大3件）。事実と分析は別々にラベル付けされています。

Saras Micro Devicesの基板埋め込みパッシブがAIアクセラレータの電力供給に何をもたらすか — Semiconductor News news briefEditorial cover for a Semiconductor News brief. Chip motif; headline "Saras Micro Devicesの基板埋め込みパッシブがAIアクセラレータの電力供給に何をもたらす". Reported key numbers: 12 V. 1 cited source. Static cover (no animation).SEMICONDUCTOR NEWS · NEWS BRIEFSaras MicroDevicesの基板埋め込みパッシブがAIアクセラレータの電力供給に何をもたらすREPORTED KEY NUMBERS12 V1 sourceXAIPART
Cover image generated from data already shown on this page: the category motif, the headline, and reported key numbers. No decorative illustration; no third-party image.

AIの回答から来ましたか — これが検証可能なオリジナルです

AIの要約は、主張の根拠を落としている可能性があります。元の予測、影響を受ける部品、すべての引用はこのページにあり、それぞれ出典まで追跡できます。

XAIPART予測

このブリーフには反証可能な予測が含まれています。

完全な予測と反証ルールへ移動 ›
影響を受ける部品

この記事に一致するカタログ項目はありません。推測して一致させるのではなく、何も表示しません。

どのように決定されるかを見る ›
部品をお探しですか？ リクエストを送信 → RFQ

Reported by 3D InCites on 2026-10-06. Summarized and analyzed by XAIPART Editorial.

What happened

Power electronics vendors are racing to deliver voltage regulators that can handle the multi-kilowatt currents required by AI GPUs and HPC accelerators, but the surrounding discrete inductors and capacitors are starting to dominate board real estate and limit performance.S1

The article describes power delivery as a stack of conversion losses from the rack to the die. Most data center racks use a 54-V/48-V backplane; accelerator boards then drop to 12 V through a 48-to-12-V VRM, followed by lateral 12-V-to-POL VRMs around the chip. As chips move to advanced process nodes, core voltages fall to 0.6-0.8 V while thermal design power (TDP) climbs to multiple kilowatts, so the PDN current P/V rises sharply and resistive (I²R) losses grow exponentially with it.S1

Saras Micro Devices' STILE technology integrates capacitors (and, in future generations, inductors) into the IC package substrate or PCB rather than mounting them on the surface. The capacitors are made to match the substrate thickness, use 3D pass-through copper terminations, show almost no capacitance derating under temperature and bias, and are rated for operation at 125°C.S1 Today's STILE parts target output capacitance for VRMs serving extreme transient loads; a higher-frequency generation with both decoupling capacitance and inductance is under development.S1

The article frames STILE as an enabler for vertical power delivery (VPD). Because the underside of today's boards is crowded with surface-mount decoupling capacitors, those parts block the move of VRMs directly under the chip. Embedding passives inside the substrate or PCB frees the underside for VPD and shortens the regulator-to-load path, reducing parasitic resistance and inductance.S1 Shaun Bowers, SVP of Product Management at Saras Micro Devices, expects the PDN to evolve first toward VPD, then toward higher rack and intermediate voltages, and eventually toward integrated voltage regulators (IVRs) inside the package or on the die, with VPD remaining the front-end stage for those IVRs.S1

Key numbers
MetricReported valueSource
Rack backplane voltage54 V / 48 V[S1]
Board-level intermediate rail12 V[S1]
Processor core operating voltage0.6 to 0.8 V[S1]
Thermal design power range citedMultiple kilowatts per device[S1]
Data center power scale citedApproaching gigawatt level[S1]
STILE capacitor operating temperature rating125°C[S1]
Capacitance derating vs temperature/biasReported as almost none[S1]
Higher-frequency STILE generationNot disclosed (under development)[S1]

Background timeline

  1. No prior milestones disclosed by the source.

XAIPART take

Technical impact

Embedding output-stage capacitance directly under the die cuts the loop inductance and resistance between the last VRM stage and the silicon, which is exactly the regime where AI accelerator transients cause the largest voltage excursions. XAIPART analysis Pairing STILE-class parts with a 48-V-to-POL topology lets designers push the first high-frequency conversion step closer to the load, but thermal co-design becomes the gating issue: every part in the PDN now sits inside the package's hot-spot envelope, and CTE mismatch between copper, substrate laminate and the silicon die can dominate warpage at reflow.

Market impact

The bottleneck narrative in this brief is consistent with what hyperscalers have been signaling on 48-V rack architectures and VPD, but the article is one vendor's viewpoint and one interview. XAIPART analysis If substrate-embedded passives reach volume, the displaced surface-mount MLCC and power-inductor lines serving accelerator boards face a structural demand shift, while substrate and PCB manufacturers gain a higher-value embedding step. Sourcing teams should expect STILE-grade parts to remain single-source for at least the next design cycle.

Action

For procurement, request samples and a roadmap from Saras Micro Devices for STILE output-capacitance parts and the higher-frequency capacitor-plus-inductor generation before locking the PDN bill of materials. XAIPART analysis For design, evaluate VPD feasibility jointly with the embedded-passive supplier so the PCB underside is reserved for VRM landing, and add a 125°C derating check, reflow-profile warpage budget and CTE map to the package-level PDN review.

XAIPART Forecast

If a major hyperscaler or accelerator OEM publicly references Saras Micro Devices STILE in a shipping reference design by 2027-09-30, XAIPART expects at least two competing embedded-passive suppliers (existing MLCC or advanced-substrate vendors) to announce competing package-substrate-embedded PDN products within 9 months of that disclosure; otherwise this forecast is wrong. XAIPART analysis

Facts are as reported by the cited source. The design-in, sourcing and forward-looking statements above are XAIPART's analysis, not the source's claims. Uncertainty: this brief rests on a single interview-based article from one vendor (Saras Micro Devices) and one executive; product roadmap, volume, pricing and customer adoption are not disclosed.

Corrections: none at publication. This brief will be updated with a timestamp if the source corrects its report.

代替品とライフサイクル

登録済みの代替品 — カタログ範囲であり、市場ランキングではありません
部品関係ライフサイクル根拠
— 登録済みの代替品はありません データ不足 — 前身ラベルを表示するには match_type が必要です

「前身」および「代替」のラベルは、記録された一致タイプ、ライフサイクルステータス、またはソーステキストに基づく場合にのみ付与されます。一致が記録されていない場合、ラベルは表示されません。当社の掲載情報は市場の基準ではありません。

注視すべき点

反証可能な予測 — しきい値、期間、現在のステータス。反証された予測は表示されたままです。
主張しきい値著者:ステータス
If a major hyperscaler or accelerator OEM publicly references Saras Micro Devices STILE in a shipping reference design by 2027-09-30, XAIPART expects at least two competing embedded-passive suppliers (existing MLCC or... a major hyperscaler or accelerator OEM publicly references Saras Micro Devices STILE in a shipping reference design by 2027-09-30, XAIPART expects at least two competing embedded-passive suppliers (existing MLCC or advanced-substrate ven... Pending

誤りだった予測は表示されたままマークされます。削除することはありません。

競合状況

  • 22110 件の商品がXAIPARTのこのカテゴリに掲載されています
  • 92 社のメーカー
  • 62 社のメーカーが過去30日間のニュースアーカイブで言及されました

件数はXAIPARTカタログのみを反映しており、市場シェアではありません。

影響を受ける部品

カタログに一致するものはありません。 この記事は、現在XAIPARTに掲載されているどの部品にも該当しません。一致を推測することはなく、プレースホルダーのリストも表示しません。

次元別のコスト圧力

Source: FRED · Generated · reference output z and composite are algorithm outputs, not a fetch snapshot

Cost pressure by dimension — composite stateDiverging bars for three dimensions around a zero midpoint. Input Cost has no reading; Supply Demand z -1.4711, notable; Fx Energy z 0.4541, neutral. Composite index -7.6, band neutral.0Input costno readingSupply/demandz −1.4711 · notable46 dFX & energyz +0.4541 · neutral6 dcomposite −7.6 · neutral−100 · −40 · −15 · 0 · +15 · +40 · +100
Underlying values — copyable for verification.
DimensionFRED series IDUnitLagAs of
Input costPCOPPUSDM, PALUMUSDM, PNICKUSDMUSD/mt96 d
Supply/demandPCU334413334413, IPG3344Sindex(1982=100) / index(2017=100)46 d
FX & energyDEXCHUS, DCOILBRENTEU, DHHNGSPrate / USD/bbl / USD/MMBtu6 d

No free authoritative interface for: gold · silver · rare earth · polysilicon · lithium carbonate · market share — listed rather than approximated.

この記事の制作方法

プロセス証跡 — 取得、ソースの妥当性、モデル、ゲート
このブリーフの監査証跡
Source fetched 3D InCites · www.3dincites.com · 17,168 chars · fetch status success
Source sanity (S1) ok — passed before any model call (no s1_ block recorded)
Model / prompt MiniMax-M3 · prompt Blog Agent - News Summary (v2.8-final) · 9,726 tokens · 20.9s · run completed
Gate verdict hold · 5/6 applicable checks passed · spec v2.9 · C10 ratio 0.007647 · C10 rounds 0

上記のすべての行はパイプラインによって生成されており、手作業で書かれたものではありません。

編集スコア

決定論的ゲートの結果 — 純粋なPHPで、判定にモデルは関与していません
ゲートスコアの内訳 6 件の該当チェックのうち、 5項目合格: 83 %. Hold items: C13 (falsifiable forecast) — sent to human review. Gate spec: v2.9 (S0 + S1 + C1–C20) · Source affinity (C20): 0.7389. 該当するチェックに合格 5 / 6 = 83% · 判定: hold Hold items: C13 (falsifiable forecast) — sent to human review Gate spec: v2.9 (S0 + S1 + C1–C20) · Source affinity (C20): 0.7389 公開の可否はゲートが決定します。独立監査スコアは助言にすぎません。

関連報道

誤りを見つけましたか？ 誤りをお知らせください — 訂正は原文と併せて公開され、記録されます。記事を無断で編集することはありません。

コメント

最初のコメントを投稿しましょう。

情報源

  1. Can Embedded Passives Fix AI's Power Delivery Problem? — https://www.3dincites.com/2026/10/can-embedded-passives-fix-ais-power-delivery-problem/ · rss · 参照日

事実はS1/S2とマークされ、リンクされた出典まで追跡できます。ラベル付けされた箇所は 分析 はXAIPART独自の推論であり、報道された事実とは分けて維持されています。出典リンクは実際に参照され、次の指定は行いません: nofollow — 帰属表示は意図的なものです。