EP1810JC-35 vs EP1810LC-35 比較

詳細な並列比較: EP1810JC-35 メーカー: Intel および EP1810LC-35 メーカー: Rochester Electronics。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Rochester Electronics
EP1810LC-35 EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 - 48-Macrocell Classic EPLD, 35ns, PLCC-68 | Rochester/Altera

EP1810LC-35 ⚠ ラストタイムバイ

仕様比較

パラメータ EP1810JC-35 EP1810LC-35
ブランド Intel Rochester Electronics
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete ラストバイ
在庫状況 In Stock In Stock
単価(USD) $5.48 $49.20
Device Family Classic EPLD (EP1810) —
Device Type UV-Erasable Complex PLD (UV PLD / CPLD) EPLD (Erasable Programmable Logic Device)
Number of Macrocells 48 —
Propagation Delay (tpd) 35 ns (max) 35 ns (max, '-35' speed grade)
最大クロック周波数 [DATA_NEEDED: fmax for this speed grade] —
Process Technology CMOS —
Supply Voltage (Vcc) 5 V (nominal) —
Maximum Supply Voltage 5.25 V (per distributor listing) —
Package Type CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) —
Number of Terminals 68 —
Terminal Form J-Bend —
動作温度範囲 0°C to 70°C (Commercial) —
Temperature Grade Commercial —
Erasure Method UV (quartz-windowed ceramic package) —
RoHS ステータス Compliant (per Altera listing) [DATA_NEEDED]
Lead-Free Status Lead-free (per distributor listing) —
実装タイプ Surface Mount (J-Lead) Surface Mount (socketable)
Logic Architecture Programmable AND/OR array with macrocell outputs —
Series — Classic EP1810
Macrocells — 48
Equivalent Gates — 900 usable / 2100 equivalent
Maximum Operating Frequency — 28.6 MHz
Supply Voltage (VCC) — 5 V (4.75 V to 5.25 V)
Technology — CMOS, UV-erasable EPROM
パッケージ — 68-pin PLCC (J-Lead)
動作温度 — 0C to +70C (commercial)
I/O Pins — [DATA_NEEDED: I/O count exact]
Configuration Method — UV-erase + EPROM programmer
Programmable Interconnect — Centralized Programmable Interconnect Array (PIA)
Development Tool (legacy) — MAX+PLUS II / A+PLUS
Lead-Free — [DATA_NEEDED]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼