EP1810LI-45 vs EP1810LI-25 比較

詳細な並列比較: EP1810LI-45 メーカー: Rochester Electronics および EP1810LI-25 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EP1810LI-45 EP1810LI-25
ブランド Rochester Electronics Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 有効 Obsolete
在庫状況 In Stock In Stock
単価(USD) $64.10 $9.95
Product Type EPLD (Erasable Programmable Logic Device) —
Family Altera Classic Altera Classic EPLD
Usable Gates 900 900
Macrocells 48 48
Maximum User I/O 64 inputs / 48 outputs —
Pin-to-Pin Logic Delay (tPD) 45 ns —
Counter Frequency (fCNT) up to 100 MHz —
Setup Time (tSU) [DATA_NEEDED: setup time] —
Technology CMOS, UV-erasable EPROM configuration —
電源電圧 5 V —
動作温度範囲 -40 C to +85 C (Industrial, 'I' suffix) —
パッケージ 68-pin PLCC / PQCC68 (J-Lead) 68-pin PLCC (J68, J-Lead)
Logic Blocks 12 LABs of 4 macrocells each —
Configuration Memory Non-volatile UV-erasable EPROM —
Programming Method Altera programming hardware with MAX+PLUS II / legacy tools —
RoHS ステータス [DATA_NEEDED: RoHS status] unknown
Manufacturer Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line) —
Device Type — EPLD (Erasable Programmable Logic Device), UV-erasable / OTP
Propagation Delay (tPD) — 25 ns
Maximum Counter Frequency — 40 MHz
Supply Voltage (VCC) — 4.5 V to 5.5 V (nominal 5 V)
I/O Pins — 48
Dedicated Inputs — 12
Global Clock Inputs — 4
Interconnect — Programmable global and local buses
JESD-30 Package Code — S-PQCC-J68
Process Technology — CMOS
Operating Temperature (Industrial 'I' suffix) — -40 C to +85 C
Programming Mode — EPROM/UV-erasable (windowed) and OTP
Development Tool — Altera MAX+PLUS II
Lead-Free Status — unknown

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼