EP20K400FC672-3 vs EP20K400FI672-2N 比較

詳細な並列比較: EP20K400FC672-3 メーカー: Altera および EP20K400FI672-2N メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EP20K400FC672-3 EP20K400FI672-2N
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete NRND
在庫状況 In Stock In Stock
単価(USD) $138.00 $188.75
Family APEX 20K APEX 20K
Device Logic Elements 16,640 cells —
Typical Gate Count 400,000 system gates —
Maximum User I/Os 502 —
Propagation Delay 2.5 ns 3.1 ns
Internal Performance 167 MHz —
Process Technology 0.22 µm CMOS 0.22 µm CMOS
Core Supply Voltage 2.5 V —
Logic Family CMOS, SRAM-based —
パッケージ 672-pin FC-FBGA 672-pin FC-FBGA (Flip-Chip Fine-pitch BGA)
Package Code BGA —
Number of Terminals 672 —
Terminal Form Ball (BGA) —
Speed Grade -3 (commercial fastest) -2
動作温度 0 °C to 85 °C Commercial (0 °C to +70 °C) [DATA_NEEDED: industrial variant]
実装タイプ Surface Mount Surface Mount
Architecture MultiCore (LUT + Embedded System Blocks) —
Programming Method SRAM, JTAG (ByteBlaster) —
ライフサイクル状態 Obsolete / Legacy —
RoHS ステータス [DATA_NEEDED: RoHS status] Compliant (lead-free)
Typical Gates — 400,000
Logic Elements / Cells — 16,640
Maximum User I/O — 488
Embedded Memory Bits — 212,992 bits
Embedded Array Blocks (EABs) — [DATA_NEEDED: EAB count per family datasheet]
Core Voltage — 2.5 V
Maximum Frequency — 200 MHz
Package Body Size — 27 x 27 mm
Terminal Pitch — 1.0 mm
湿気感度レベル(MSL) — 3
Peak Reflow Temperature — 220 °C
Configuration Modes — PS, PPS, PPA, JTAG
Supported I/O Standards — LVTTL, LVCMOS, SSTL, HSTL

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼