EP910IPC-50 vs EP910LI-20 比較

詳細な並列比較: EP910IPC-50 メーカー: Altera および EP910LI-20 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EP910IPC-50 EP910LI-20
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $13.85 $19.95
Product Type Erasable Programmable Logic Device (EPLD) —
Family Altera Classic EPLD Altera Classic EPLD
Logic Capacity [DATA_NEEDED: macrocell count / equivalent gates] —
Propagation Delay (tPD) 50 ns —
Clock-to-Output (tCO) 35 ns —
Maximum Toggle Frequency [DATA_NEEDED: fMAX] —
User I/O Pins 24 —
パッケージ 40-pin Ceramic DIP (IPC, windowed) 40-pin Ceramic DIP (Windowed)
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V
動作温度 -40C to +85C (industrial) -40C to +85C (Industrial)
Technology CMOS EPROM cell CMOS, UV-erasable
Programming Method Off-board EPROM programmer + UV erase —
Erasure Method UV light through ceramic window (IPC package) —
実装タイプ Through-Hole (DIP) —
RoHS ステータス [DATA_NEEDED: not stated in verified data] [DATA_NEEDED: RoHS status]
Macrocells — 24
Maximum Operating Frequency — 62 MHz
Propagation Delay (tpd) — 20 ns
Dedicated Inputs — 16
I/O Pins — 24
Package Type — Through-Hole, Ceramic DIP with Quartz Window
Temperature Grade — Industrial (-40C to +85C)
ピン数 — 40
Logic Family — EPLD (Erasable PLD)
Architecture — Sum-of-products macrocell
Pin/Package Compatibility — Pin-compatible across EP910 family

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼