EP910IPC-50 vs EP910LI-20 Comparação

Comparação detalhada lado a lado de EP910IPC-50 por Altera e EP910LI-20 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP910IPC-50 EP910LI-20
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $13,85 $19,95
Product Type Erasable Programmable Logic Device (EPLD) —
Family Altera Classic EPLD Altera Classic EPLD
Logic Capacity [DATA_NEEDED: macrocell count / equivalent gates] —
Propagation Delay (tPD) 50 ns —
Clock-to-Output (tCO) 35 ns —
Maximum Toggle Frequency [DATA_NEEDED: fMAX] —
User I/O Pins 24 —
Encapsulamento 40-pin Ceramic DIP (IPC, windowed) 40-pin Ceramic DIP (Windowed)
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V
Temperatura de operação -40C to +85C (industrial) -40C to +85C (Industrial)
Technology CMOS EPROM cell CMOS, UV-erasable
Programming Method Off-board EPROM programmer + UV erase —
Erasure Method UV light through ceramic window (IPC package) —
Tipo de montagem Through-Hole (DIP) —
Status RoHS [DATA_NEEDED: not stated in verified data] [DATA_NEEDED: RoHS status]
Macrocells — 24
Maximum Operating Frequency — 62 MHz
Propagation Delay (tpd) — 20 ns
Dedicated Inputs — 16
I/O Pins — 24
Package Type — Through-Hole, Ceramic DIP with Quartz Window
Temperature Grade — Industrial (-40C to +85C)
Contagem de pinos — 40
Logic Family — EPLD (Erasable PLD)
Architecture — Sum-of-products macrocell
Pin/Package Compatibility — Pin-compatible across EP910 family

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação