EPC2LC20-U vs EPC2LI20 比較
詳細な並列比較: EPC2LC20-U メーカー: Altera および EPC2LI20 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPC2LC20-U | EPC2LI20 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | Memory ICs | Memory ICs |
| ライフサイクル状態 | Obsolete | NRND |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $9.60 | $5.95 |
| メモリタイプ | Configuration PROM (Flash, in-system programmable) | Flash (in-system programmable) |
| メモリサイズ | 1.6 Mbit | 1.6 Mb (1,572,864 bits) |
| インターフェース | Serial (4-wire Altera configuration) + JTAG (IEEE 1149.1) | — |
| Max Configuration Clock | 10 MHz | — |
| Supply Voltage (VCC) | 3.3 V (3.0 V to 3.6 V) | — |
| Programmable | In-system via JTAG | — |
| Cascade Support | Yes (multi-PROM for larger bitstreams) | — |
| パッケージ | 20-PLCC (9x9) | — |
| 実装タイプ | Surface Mount | Surface Mount (PLCC socket-compatible) |
| 動作温度 | [DATA_NEEDED: full operating temperature range] | -40 C to +85 C (Industrial) |
| Supported FPGA Families | ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K | — |
| JTAG Support | Yes (IEEE 1149.1 boundary-scan) | — |
| RoHS ステータス | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| MSLレベル | [DATA_NEEDED: moisture sensitivity level] | [DATA_NEEDED: MSL level] |
| Programmable Type | — | In System Programmable (ISP) |
| 機能 | — | Configuration PROM for SRAM-based FPGAs |
| Supply Voltage - Operating | — | 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing) |
| パッケージ / ケース | — | 20-PLCC (J-lead, 9x9 mm) |
| Configuration Interface | — | Serial or Byte-wide (parallel) |
| Decompression | — | On-chip (supports compressed bitstreams) |
| JTAG / ISP Interface | — | IEEE 1532 (TCK, TMS, TDI, TDO) |
| Multi-Device Support | — | Yes (daisy-chain configuration) |
| User-Accessible Memory | — | Yes (unused flash available to user logic) |