EPC2LC20-V vs EPC2LC20 比較

詳細な並列比較: EPC2LC20-V メーカー: Altera および EPC2LC20 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC2LC20-V EPC2LC20
ブランド Altera Altera
カテゴリ Memory ICs Memory ICs
ライフサイクル状態 Obsolete NRND
在庫状況 In Stock In Stock
単価(USD) $9.45 $7.20
メモリタイプ Configuration PROM (Flash-based, in-system programmable) Non-volatile configuration PROM
Memory Density 1.6 Mbit —
Configuration Interface Serial (Altera FPP/PS modes via DCLK/nSTATUS/CONF_DONE) Serial (x1) to FPGA via DCLK/nCONFIG/nSTATUS/CONF_DONE
Maximum Configuration Clock 10 MHz —
Supply Voltage VCC 3.3 V 3.0 V to 3.6 V (3.3-V operation)
I/O Tolerance 5 V tolerant on configuration pins —
In-System Programming Yes, via IEEE 1149.1 JTAG (TMS/TCK/TDI/TDO) —
Cascade Support Yes, daisy-chainable for >1.6 Mbit designs Yes - daisy-chain multiple EPC2 devices via JTAG for larger bitstreams
Operating Temperature Range (V suffix) 0 °C to +70 °C (commercial) —
Package Type 20-pin PLCC (JEDEC MS-018) —
Package Dimensions 9 x 9 mm body, 1.27 mm pitch —
実装タイプ Surface Mount (PLCC socket compatible) Surface Mount
Supported FPGA Families APEX 20K, ACEX 1K, FLEX 10K, FLEX 6000, MAX 9000 ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, MAX 9000
RoHS ステータス Compliant (per distributor listings) Non-Compliant (original Altera Pb-containing part)
Lead-Free Yes —
メモリサイズ — 1.6 Mbit
Programming Interface — IEEE 1149.1 (JTAG) ISP, 5.0-V and 3.3-V tolerant
ISP Voltage Range — 5.0 V or 3.3 V
パッケージ — 20-pin PLCC (J-lead, 9x9 mm)
動作温度 — -40C to +85C (industrial) [DATA_NEEDED: exact grade from datasheet]
Lead-Free Version — EPC2LC20N available as lead-free equivalent
Programming Support — Altera Programming Unit (APU), Quartus II, JTAG programmer
Boundary-Scan — IEEE 1149.1 compliant, 8-bit or 16-bit JTAG

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼