EPC2T32U vs EPC2T32N 比較

詳細な並列比較: EPC2T32U メーカー: Altera および EPC2T32N メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC2T32U EPC2T32N
ブランド Altera Altera
カテゴリ Memory ICs FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $16.10 $6.95
機能 Configuration PROM for SRAM-based LUT FPGAs —
Memory Density 1.6 Mbit —
電源電圧 3.3 V or 5.0 V (user-selectable) —
Programmability In-system programmable via JTAG (IEEE 1149.1) —
Configuration Modes Supported Passive serial, passive parallel synchronous, passive parallel asynchronous, JTAG —
パッケージ 32-pin TQFP 32-TQFP (7x7 mm)
動作温度 Commercial / Industrial grade [DATA_NEEDED: exact range] 0 C to +70 C
Cascading Support Yes, via dedicated cascade port for density expansion —
Compression Support Altera bitstream decompression (up to 50% storage reduction) —
Compatible FPGA Families APEX II, APEX 20K, Mercury, ACEX 1K —
Lead-Free Finish Yes (per part suffix 'U') —
実装タイプ Surface Mount Surface Mount
MSLレベル [DATA_NEEDED: MSL rating] —
RoHS ステータス Compliant Compliant (lead-free)
Hand-shake Pins nSTATUS, nCONFIG, CONF_DONE —
メモリサイズ — 1.6 Mbit
Programmable Type — In System Programmable (Flash)
Configuration Mode — Passive Serial (PS) / JTAG ISP
最大クロック周波数 — 10 MHz
Supply Voltage - VCCINT — 3.0 V to 3.6 V / 4.75 V to 5.25 V (dual supply)
インターフェース — Serial (DCLK / DATA0 / nCONFIG / nSTATUS / CONF_DONE)
JTAG Compliance — IEEE 1149.1 (boundary-scan, ISP)
ピン数 — 32
Sector Architecture — Flash with built-in CRC
Cascade Support — Yes (multi-device daisy-chain)
CONF_DONE / nSTATUS Drive — Open-drain

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼