EPC2T32U vs EPC2T32N Vergleich

Detaillierter Direktvergleich von EPC2T32U von Altera und EPC2T32N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPC2T32U EPC2T32N
Marke Altera Altera
Kategorie Memory ICs FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $16,10 $6,95
Funktion Configuration PROM for SRAM-based LUT FPGAs —
Memory Density 1.6 Mbit —
Versorgungsspannung 3.3 V or 5.0 V (user-selectable) —
Programmability In-system programmable via JTAG (IEEE 1149.1) —
Configuration Modes Supported Passive serial, passive parallel synchronous, passive parallel asynchronous, JTAG —
Gehäuse 32-pin TQFP 32-TQFP (7x7 mm)
Betriebstemperatur Commercial / Industrial grade [DATA_NEEDED: exact range] 0 C to +70 C
Cascading Support Yes, via dedicated cascade port for density expansion —
Compression Support Altera bitstream decompression (up to 50% storage reduction) —
Compatible FPGA Families APEX II, APEX 20K, Mercury, ACEX 1K —
Lead-Free Finish Yes (per part suffix 'U') —
Montageart Surface Mount Surface Mount
MSL-Level [DATA_NEEDED: MSL rating] —
RoHS-Status Compliant Compliant (lead-free)
Hand-shake Pins nSTATUS, nCONFIG, CONF_DONE —
Speichergröße — 1.6 Mbit
Programmable Type — In System Programmable (Flash)
Configuration Mode — Passive Serial (PS) / JTAG ISP
Maximale Taktfrequenz — 10 MHz
Supply Voltage - VCCINT — 3.0 V to 3.6 V / 4.75 V to 5.25 V (dual supply)
Schnittstelle — Serial (DCLK / DATA0 / nCONFIG / nSTATUS / CONF_DONE)
JTAG Compliance — IEEE 1149.1 (boundary-scan, ISP)
Pin-Anzahl — 32
Sector Architecture — Flash with built-in CRC
Cascade Support — Yes (multi-device daisy-chain)
CONF_DONE / nSTATUS Drive — Open-drain

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern