EPM3512AFI256-10 vs EPM3512AFI256-10N 比較

詳細な並列比較: EPM3512AFI256-10 メーカー: Intel および EPM3512AFI256-10N メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Altera
EPM3512AFI256-10N EPM3512AFI256-10N - 512-Macro MAX 3000A CPLD, 256-FBGA | Intel/Altera

EPM3512AFI256-10N - 512-Macro MAX 3000A CPLD, 256-FBGA | Intel/Altera

EPM3512AFI256-10N ⚠ ラストタイムバイ

仕様比較

パラメータ EPM3512AFI256-10 EPM3512AFI256-10N
ブランド Intel Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 有効 ラストバイ
在庫状況 In Stock In Stock
単価(USD) $18.75 $21.75
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) —
Equivalent Gates 10,000 —
Macrocells 512 —
User I/Os 208 —
Pin-to-Pin Logic Delay (tPD) 4.5 ns —
Maximum Counter Frequency 227.3 MHz 227.3 MHz
Propagation Delay 7.5 ns (max, per chipdig summary) —
Core Voltage 3.3 V —
MultiVolt I/O Levels 5.0 V / 3.3 V / 2.5 V —
Process Technology CMOS EEPROM —
In-System Programmability Yes, IEEE Std. 1532 (3.3 V ISP) Yes - IEEE Std 1532 compliant
パッケージ FBGA-256 (FineLine BGA, 256 balls) 256-ball FineLine BGA (FBGA-256)
動作温度 0C to +70C (commercial) —
Logic Family CMOS —
RoHS ステータス [DATA_NEEDED: rohs_status] Compliant
電源電圧 3.3 V (core); MultiVolt I/O to 5.0 V —
Series — EPM3512
Device Type — CPLD (Complex Programmable Logic Device)
Architecture — CMOS EEPROM-based, MAX architecture
Number of Macrocells — 512
Number of Logic Array Blocks (LABs) — 16
Usable Gates — Up to 10,000
Number of User I/O — 208
Total Pins — 256
Pin-to-Pin Propagation Delay (tPD) — 10 ns
Core Supply Voltage (VCCINT) — 3.3 V (3.0 V to 3.6 V)
I/O Supply Voltage (VCCIO) — 2.5 V or 3.3 V (5.0 V tolerant inputs)
MultiVolt I/O Support — 5.0 V / 3.3 V / 2.5 V
JTAG Boundary Scan — Yes - IEEE 1149.1
Program Memory — EEPROM (non-volatile)
実装タイプ — Surface Mount
動作温度範囲 — -40 °C to +85 °C (industrial)
Speed Grade — -10 (10 ns tPD)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼