EPM7256EGC192-12 vs EPM7256EGI192-15 比較
詳細な並列比較: EPM7256EGC192-12 メーカー: Intel および EPM7256EGI192-15 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPM7256EGC192-12 | EPM7256EGI192-15 |
|---|---|---|
| ブランド | Intel | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | NRND | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $17.85 | $52.00 |
| Family | MAX 7000 | MAX 7000 |
| Device Logic Cells | 256 macrocells | — |
| Usable Gates | 5,000 | 5,000 |
| Propagation Delay (tPD) | 12 ns | — |
| Maximum Operating Frequency | 90.9 MHz | 76.9 MHz |
| User I/O Pins | 164 | 192 |
| Supply Voltage (VCCINT) | 4.75 V to 5.25 V (5 V nominal) | 5 V |
| パッケージ | 192-pin CPGA (Ceramic Pin Grid Array) | 192-pin CPGA (Ceramic Pin Grid Array) |
| 実装タイプ | Through Hole (PGA socket) | Through-Hole (Socket) |
| Technology | CMOS, EEPROM-based | — |
| 動作温度 | 0C to +70C (commercial) | — |
| Programmable Interface | JTAG (IEEE 1149.1) / ISP | — |
| Logic Blocks (LABs) | 16 | — |
| Macrocells per LAB | 16 | — |
| RoHS ステータス | Compliant | Non-compliant (ceramic CPGA, contains lead) |
| Lead-Free | Yes | — |
| JEDEC Package Code | S-CPGA-P192 | — |
| Series | — | MAX 7000E |
| Macro Cells | — | 256 |
| Logic Array Blocks (LABs) | — | 16 |
| Pin-to-Pin Delay (tPD) | — | 15 ns |
| Dedicated Input Pins | — | 12 |
| Programmable Power Mode | — | Yes (per-macrocell) |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG) |
| Configuration Memory | — | EEPROM (non-volatile) |
| Operating Temperature Grade | — | Industrial (-40C to +85C) |