EPM9320ARC208-10 vs EPM9320RC208-15 比較

詳細な並列比較: EPM9320ARC208-10 メーカー: Altera および EPM9320RC208-15 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Altera
EPM9320ARC208-10 EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 ⚠ ラストタイムバイ

仕様比較

パラメータ EPM9320ARC208-10 EPM9320RC208-15
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 ラストバイ Obsolete
在庫状況 In Stock In Stock
単価(USD) $21.40 $0.00
Device Family MAX 9000 MAX 9000
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 —
Usable Gates 6,000 6,000
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Frequency 144.9 MHz —
電源電圧 5.0 V 5.0 V
Logic Blocks (LABs) 16 —
Programmability EEPROM, in-system programmable via JTAG —
JTAG Support IEEE Std. 1149.1 compliant —
Speed/Power Optimization Per-macrocell programmable, 50% power mode available —
パッケージ RQFP-208 (Power Quad Flat Pack) 208-pin RQFP (Power QFP)
実装タイプ Surface Mount Surface Mount
動作温度 [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
RoHS ステータス [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Macro Cells — 320
Pin-to-Pin Propagation Delay — 15 ns (speed grade -15)
最大クロック周波数 — 117.6 MHz
Configuration Technology — EEPROM-based (non-volatile)
In-System Programmability — Yes (ISP via JTAG)
JTAG Interface — IEEE Std. 1149.1
Package Type — 208-BFQFP Exposed Pad
Number of I/O Pins — [DATA_NEEDED: user I/O count]
Logic Array Blocks — [DATA_NEEDED: LAB count]
ライフサイクル状態 — Obsolete (PDN0706, 2007)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼