EPM9320ARC208-10 vs EPM9320RC208-15 Comparação

Comparação detalhada lado a lado de EPM9320ARC208-10 por Altera e EPM9320RC208-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Altera
EPM9320ARC208-10 EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 ⚠ Última compra

Comparação de especificações

Parâmetro EPM9320ARC208-10 EPM9320RC208-15
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Última compra Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $21,40 $0,00
Device Family MAX 9000 MAX 9000
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 —
Usable Gates 6,000 6,000
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Frequency 144.9 MHz —
Tensão de alimentação 5.0 V 5.0 V
Logic Blocks (LABs) 16 —
Programmability EEPROM, in-system programmable via JTAG —
JTAG Support IEEE Std. 1149.1 compliant —
Speed/Power Optimization Per-macrocell programmable, 50% power mode available —
Encapsulamento RQFP-208 (Power Quad Flat Pack) 208-pin RQFP (Power QFP)
Tipo de montagem Surface Mount Surface Mount
Temperatura de operação [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
Status RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Macro Cells — 320
Pin-to-Pin Propagation Delay — 15 ns (speed grade -15)
Frequência máxima de clock — 117.6 MHz
Configuration Technology — EEPROM-based (non-volatile)
In-System Programmability — Yes (ISP via JTAG)
JTAG Interface — IEEE Std. 1149.1
Package Type — 208-BFQFP Exposed Pad
Number of I/O Pins — [DATA_NEEDED: user I/O count]
Logic Array Blocks — [DATA_NEEDED: LAB count]
Status do ciclo de vida — Obsolete (PDN0706, 2007)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação