EPM9320RC208-10 vs EPM9320RC208-15 比較

詳細な並列比較: EPM9320RC208-10 メーカー: Altera および EPM9320RC208-15 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM9320RC208-10 EPM9320RC208-15
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 NRND Obsolete
在庫状況 In Stock In Stock
単価(USD) $26.40 $0.00
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Usable Gates 6,000 6,000
Macrocells 320 —
Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
パッケージ 208-pin RQFP (RC) 208-pin RQFP (Power QFP)
動作温度 Commercial (0C to +70C) - 'C' suffix [DATA_NEEDED: operating temperature range]
電源電圧 5 V 5.0 V
Speed Grade -10 —
Programming Interface JTAG (ByteBlaster/BitBlaster) —
Non-volatile Configuration Yes (EPROM/EEPROM based) —
Design Tool Support MAX+PLUS II, Quartus (legacy) —
RoHS ステータス ROHS3 Compliant (per fpgalink listing) [DATA_NEEDED: RoHS status]
湿気感度レベル(MSL) 3 (168 Hours) —
Lead Time 1-7 days (per fpgalink listing) —
Device Family — MAX 9000
Macro Cells — 320
Pin-to-Pin Propagation Delay — 15 ns (speed grade -15)
最大クロック周波数 — 117.6 MHz
Configuration Technology — EEPROM-based (non-volatile)
In-System Programmability — Yes (ISP via JTAG)
JTAG Interface — IEEE Std. 1149.1
Package Type — 208-BFQFP Exposed Pad
実装タイプ — Surface Mount
Number of I/O Pins — [DATA_NEEDED: user I/O count]
Logic Array Blocks — [DATA_NEEDED: LAB count]
ライフサイクル状態 — Obsolete (PDN0706, 2007)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼