EPM9320RC208-10 vs EPM9320RC208-15 Comparação

Comparação detalhada lado a lado de EPM9320RC208-10 por Altera e EPM9320RC208-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9320RC208-10 EPM9320RC208-15
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $26,40 $0,00
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Usable Gates 6,000 6,000
Macrocells 320 —
Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Encapsulamento 208-pin RQFP (RC) 208-pin RQFP (Power QFP)
Temperatura de operação Commercial (0C to +70C) - 'C' suffix [DATA_NEEDED: operating temperature range]
Tensão de alimentação 5 V 5.0 V
Speed Grade -10 —
Programming Interface JTAG (ByteBlaster/BitBlaster) —
Non-volatile Configuration Yes (EPROM/EEPROM based) —
Design Tool Support MAX+PLUS II, Quartus (legacy) —
Status RoHS ROHS3 Compliant (per fpgalink listing) [DATA_NEEDED: RoHS status]
Nível de sensibilidade à umidade (MSL) 3 (168 Hours) —
Lead Time 1-7 days (per fpgalink listing) —
Device Family — MAX 9000
Macro Cells — 320
Pin-to-Pin Propagation Delay — 15 ns (speed grade -15)
Frequência máxima de clock — 117.6 MHz
Configuration Technology — EEPROM-based (non-volatile)
In-System Programmability — Yes (ISP via JTAG)
JTAG Interface — IEEE Std. 1149.1
Package Type — 208-BFQFP Exposed Pad
Tipo de montagem — Surface Mount
Number of I/O Pins — [DATA_NEEDED: user I/O count]
Logic Array Blocks — [DATA_NEEDED: LAB count]
Status do ciclo de vida — Obsolete (PDN0706, 2007)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação