EPM9320RC208-15 vs EPM9320RC208-15N 比較
詳細な並列比較: EPM9320RC208-15 メーカー: Altera および EPM9320RC208-15N メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPM9320RC208-15 | EPM9320RC208-15N |
|---|---|---|
| ブランド | Altera | Intel |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | Obsolete | NRND |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $0.00 | $0.00 |
| Device Family | MAX 9000 | — |
| Macro Cells | 320 | 320 |
| Usable Gates | 6,000 | 6,000 |
| Pin-to-Pin Propagation Delay | 15 ns (speed grade -15) | — |
| 最大クロック周波数 | 117.6 MHz | 117.6 MHz |
| 電源電圧 | 5.0 V | 5.0 V |
| Configuration Technology | EEPROM-based (non-volatile) | CMOS EEPROM (non-volatile) |
| In-System Programmability | Yes (ISP via JTAG) | Yes, via IEEE Std. 1149.1 JTAG |
| JTAG Interface | IEEE Std. 1149.1 | — |
| パッケージ | 208-pin RQFP (Power QFP) | 208-pin RQFP (PowerQuad Flat Pack) |
| Package Type | 208-BFQFP Exposed Pad | — |
| 実装タイプ | Surface Mount | Surface Mount |
| 動作温度 | [DATA_NEEDED: operating temperature range] | — |
| Number of I/O Pins | [DATA_NEEDED: user I/O count] | — |
| Logic Array Blocks | [DATA_NEEDED: LAB count] | — |
| RoHS ステータス | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| ライフサイクル状態 | Obsolete (PDN0706, 2007) | — |
| Family | — | MAX 9000 |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Flip-Flops | — | 484 |
| Configurable I/O Lines | — | 128 |
| Propagation Delay (tPD) | — | 15 ns |
| I/O Voltage Compatibility | — | 3.3 V or 5 V |
| Terminal Pitch | — | 0.5 mm |
| 動作温度範囲 | — | 0C to +70C (commercial) |
| Packaging | — | Tray |