EPM9320RC208-15 vs EPM9320RC208-15N Comparação
Comparação detalhada lado a lado de EPM9320RC208-15 por Altera e EPM9320RC208-15N por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EPM9320RC208-15 | EPM9320RC208-15N |
|---|---|---|
| Marca | Altera | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | NRND |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $0,00 | $0,00 |
| Device Family | MAX 9000 | — |
| Macro Cells | 320 | 320 |
| Usable Gates | 6,000 | 6,000 |
| Pin-to-Pin Propagation Delay | 15 ns (speed grade -15) | — |
| Frequência máxima de clock | 117.6 MHz | 117.6 MHz |
| Tensão de alimentação | 5.0 V | 5.0 V |
| Configuration Technology | EEPROM-based (non-volatile) | CMOS EEPROM (non-volatile) |
| In-System Programmability | Yes (ISP via JTAG) | Yes, via IEEE Std. 1149.1 JTAG |
| JTAG Interface | IEEE Std. 1149.1 | — |
| Encapsulamento | 208-pin RQFP (Power QFP) | 208-pin RQFP (PowerQuad Flat Pack) |
| Package Type | 208-BFQFP Exposed Pad | — |
| Tipo de montagem | Surface Mount | Surface Mount |
| Temperatura de operação | [DATA_NEEDED: operating temperature range] | — |
| Number of I/O Pins | [DATA_NEEDED: user I/O count] | — |
| Logic Array Blocks | [DATA_NEEDED: LAB count] | — |
| Status RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| Status do ciclo de vida | Obsolete (PDN0706, 2007) | — |
| Family | — | MAX 9000 |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Flip-Flops | — | 484 |
| Configurable I/O Lines | — | 128 |
| Propagation Delay (tPD) | — | 15 ns |
| I/O Voltage Compatibility | — | 3.3 V or 5 V |
| Terminal Pitch | — | 0.5 mm |
| Faixa de temperatura de operação | — | 0C to +70C (commercial) |
| Packaging | — | Tray |