EPM9560ARC208-10 vs EPM9560R1208-20 比較

詳細な並列比較: EPM9560ARC208-10 メーカー: Intel および EPM9560R1208-20 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM9560ARC208-10 EPM9560R1208-20
ブランド Intel Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $0.00 $22.40
Device Family MAX 9000A (Multiple Array MatriX) —
Programmable Logic Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 gates 6,000
Macrocells 560 macrocells 560
Logic Array Blocks 35 LABs 52 (typical for 560 macrocells)
User I/O Pins 153 I/O —
Propagation Delay (tPD) 10 ns (speed grade -10) 20 ns
Internal Frequency 144.9 MHz —
電源電圧 5.0 V —
Logic Family CMOS —
Configuration Technology EEPROM (non-volatile, in-system programmable) —
JTAG Interface IEEE 1149.1 boundary-scan (ISP) —
動作温度 0 C to +70 C (commercial) 0C to +70C (commercial)
パッケージ 208-pin RQFP (PowerQuad Flat Pack) with exposed pad R-1208 (BGA-style fine-pitch)
実装タイプ Surface Mount Surface Mount
RoHS ステータス [DATA_NEEDED: RoHS status] [DATA_NEEDED: confirm via current distributor data]
ピン数 208 pins —
Family — MAX 9000
Device Type — CPLD (Complex Programmable Logic Device)
Maximum User I/O — 212
Maximum Frequency (fMAX) — 125 MHz
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Technology — CMOS EEPROM
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Process Technology — CMOS EEPROM, third-generation MAX architecture
Architecture — Multiple Array MatriX (MAX) with Logic Array Blocks (LABs) and Programmable Interconnect Array (PIA)
Boundary-Scan Test — JTAG IEEE Std. 1149.1
Configuration Memory — On-chip EEPROM (non-volatile)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼