EPM9560RC208-18 vs EPM9560RC208-20 比較

詳細な並列比較: EPM9560RC208-18 メーカー: Altera および EPM9560RC208-20 メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Altera
EPM9560RC208-18 EPM9560RC208-18 - MAX 9000 CPLD 560 Macro Cells 5V | Altera

EPM9560RC208-18 - MAX 9000 CPLD 560 Macro Cells 5V | Altera

EPM9560RC208-18 ✗ 生産終了

仕様比較

パラメータ EPM9560RC208-18 EPM9560RC208-20
ブランド Altera Intel
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 製造終了 Obsolete
在庫状況 In Stock In Stock
単価(USD) $0.00 $0.00
Device Family MAX 9000 (EPM9560) MAX 9000 (EPM9560)
Logic Type EEPROM-based Complex Programmable Logic Device (CPLD) —
Usable Gates 12,000 gates 12,000
Macrocells 560 macrocells 560
Propagation Delay (tPD) 18 ns (speed grade -18) —
Maximum Operating Frequency 117.6 MHz (family -15 grade reference) —
電源電圧 5 V 5.0 V
I/O Voltage Compatibility 3.3 V or 5 V —
User I/O Lines 149 I/O lines —
Flip-Flops 772 flip-flops 772
パッケージ 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (28x28 mm)
Package JESD-30 Code S-PQFP-G208 —
実装タイプ Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile, no external config PROM) —
Technology CMOS —
動作温度 [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
RoHS ステータス [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
ライフサイクル状態 EOL / mature (per Altera product discontinuance notice) —
Logic Array Blocks — 35
User I/O Pins — 153
Pin-to-Pin Delay (tPD) — 20 ns
最大クロック周波数 — 100 MHz
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
I/O Standards — 5.0 V TTL/CMOS compatible
MSLレベル — [DATA_NEEDED: MSL level]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼