EP610IDC-15 vs EP610LI-15 비교
다음의 상세 나란히 비교: EP610IDC-15 제조: Intel 및 EP610LI-15 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | EP610IDC-15 | EP610LI-15 |
|---|---|---|
| 브랜드 | Intel | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | 최종 구매 | 최종 구매 |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $9.95 | $48.50 |
| Device Family | Altera Classic EPLD | Classic EPLD EP610 |
| Macrocells | 16 | 16 |
| Usable Gates | 300 | — |
| Propagation Delay (tPD) | 15 ns | 15 ns |
| Maximum Frequency | 66 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | 4.75 V to 5.25 V (5 V nominal) |
| 동작 온도 | 0C to +70C (commercial) | 0 C to +70 C (commercial, "I" grade) |
| Process Technology | CMOS, UV-erasable / OTP | CMOS EPROM (UV-erasable) |
| 패키지 | 24-pin CerDIP (ceramic DIP) | 24-pin ceramic DIP, side-brazed, windowed (DIP-24) |
| 실장 유형 | Through-hole | — |
| I/O Pins | 24 (per package; macrocell-programmable) | — |
| Logic-Block Architecture | AND/OR macrocell array with programmable flip-flops | — |
| Program/Erase | UV-erasable, OTP-compatible | — |
| Development Tool | MAX+PLUS II | — |
| RoHS 상태 | [DATA_NEEDED: RoHS status of CerDIP variant] | Non-compliant (ceramic DIP, SnPb finish typical) |
| Programming Current | 11.0 mA typical (per Classic family datasheet) | — |
| Counter Frequency (fCNT) | — | 83.3 MHz |
| 핀 수 | — | 24 |
| Programming Method | — | UV erase + EPROM programmer |
| Logic Blocks | — | AND/OR array, 16 output macrocells |
| I/O Standard | — | TTL/CMOS compatible |
| 출력 유형 | — | 3-state |
| Manufacturer (current) | — | Rochester Electronics (authorized Altera legacy distributor) |
| MSL 레벨 | — | [DATA_NEEDED: MSL level] |