EP610PC-20 vs EP610DC-20 비교
다음의 상세 나란히 비교: EP610PC-20 제조: Altera 및 EP610DC-20 제조: Intel. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | EP610PC-20 | EP610DC-20 |
|---|---|---|
| 브랜드 | Altera | Intel |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | Obsolete | Obsolete |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $47.80 | $15.85 |
| Family | Classic EPLD | Classic EP610 |
| Logic Elements | 16 macrocells | — |
| Usable Gates | 300 | — |
| Propagation Delay (tPD) | 20 ns | 22 ns |
| Maximum Operating Frequency | 100 MHz (pipelined) | — |
| Supply Voltage (VCC) | 5 V ±10% | 4.75 V to 5.25 V (5 V nominal) |
| 핀 수 | 24 | — |
| 패키지 | PDIP-24 | 24-pin Ceramic DIP (CDIP-24) with UV window |
| 동작 온도 | 0C to +70C (commercial) | 0 °C to 70 °C (commercial) |
| Process Technology | CMOS EPROM | CMOS, UV-erasable floating gate |
| Programmable Flip-Flops | 16 | — |
| Input Pins | 24 | — |
| Output Pins | 16 | — |
| I/O Compatibility | TTL | — |
| Program/Erase Method | UV (windowed) or OTP | — |
| RoHS 상태 | Non-compliant (legacy PDIP) | [DATA_NEEDED: RoHS compliance status] |
| Product Type | — | CMOS UV-Erasable Programmable Logic Device (EPLD) |
| Logic Macrocells | — | 16 |
| Dedicated Inputs | — | 4 |
| I/O Pins | — | 16 (bidirectional) |
| Total Usable Pins | — | 20 |
| Product Terms (p-terms) | — | 160 |
| Maximum Toggle Frequency (fMAX) | — | 55.6 MHz |
| Programming Method | — | UV erasure + parallel programmer |
| 실장 유형 | — | Through-hole |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |