EP910DC-15 vs EP910ILC-15N 비교
다음의 상세 나란히 비교: EP910DC-15 제조: Altera 및 EP910ILC-15N 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
Altera
EP910ILC-15N - 450 Gate 24-Macrocell Classic CPLD, 15ns, 5V, 44-PLCC | Altera
EP910ILC-15N Obsolete사양 비교
| 파라미터 | EP910DC-15 | EP910ILC-15N |
|---|---|---|
| 브랜드 | Altera | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | Obsolete | Obsolete |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $10.75 | $9.85 |
| Family | Altera Classic EPLD | Classic |
| Device Density | 900 usable gates | — |
| Macrocells | 24 | — |
| Logic Elements | [DATA_NEEDED: exact LE count] | — |
| Dedicated Inputs | 12 | — |
| Bidirectional I/O Pins | 12 | — |
| Flip-Flops | 10 | — |
| Product Terms per Macrocells | 24 | — |
| Maximum Propagation Delay (tPD) | 15 ns | 15 ns |
| Speed Grade | 15 | — |
| Supply Voltage (VCC) | 5 V (typical) | 4.75 V to 5.25 V (5 V nominal) |
| 동작 온도 | 0C to +70C (commercial) | 0 C to +70 C (commercial) |
| Technology | CMOS EPROM, UV-erasable | — |
| 패키지 | 24-pin ceramic DIP (DC) | PLCC-44 (J-lead, surface mount) |
| 실장 유형 | Through-Hole | Surface Mount |
| MSL 레벨 | [DATA_NEEDED: MSL level] | — |
| RoHS 상태 | [DATA_NEEDED: not explicitly stated in verified data] | Compliant |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Logic Gates | — | 450 |
| Macro Cells | — | 24 |
| Maximum Operating Frequency | — | 66.6 MHz |
| User I/O Pins | — | 36 |
| Dedicated Input Pins | — | 16 |
| Process Technology | — | CMOS EPROM (one-time programmable) |
| JTAG Support | — | IEEE 1149.1 boundary-scan |
| Programming | — | EPROM / JTAG (Classic EP-series) |