EPM5130JC-1 vs EPM5130JI 비교
다음의 상세 나란히 비교: EPM5130JC-1 제조: Altera 및 EPM5130JI 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | EPM5130JC-1 | EPM5130JI |
|---|---|---|
| 브랜드 | Altera | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | Obsolete | Obsolete |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $9.25 | $9.75 |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Family | MAX 5000 | MAX 5000 |
| Usable Gates | 2,500 gates | — |
| Macrocells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 | 8 |
| Maximum Operating Frequency | 62.5 MHz | — |
| Propagation Delay (tPD) | 40 ns | 55 ns |
| Supply Voltage (VCC) | 5 V | — |
| Dedicated Inputs | 19 | — |
| I/O Pins | 80 | — |
| 패키지 | 84-pin PLCC (J-lead) | — |
| 실장 유형 | Surface Mount | — |
| Programming Technology | UV-erasable EPROM (quartz window) | — |
| Process Technology | CMOS | 0.75 micron CMOS EPROM |
| 동작 온도 | 0C to +70C (commercial) | Commercial (0C to +70C) |
| External Clock Pins | 1 global clock | — |
| RoHS 상태 | [DATA_NEEDED: RoHS compliance] | Non-compliant (contains Pb in ceramic package) |
| Device Type | — | UV-Erasable EPLD (CMOS EPROM) |
| 최대 클록 주파수 | — | 33.3 MHz |
| External Clock Inputs | — | 1 (shared input/clock) |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| 공급 전압 | — | 5 V (typical) |
| Input Logic Standard | — | TTL-compatible |
| Package Type | — | Ceramic J-Leaded Chip Carrier (JLCC) with UV window |
| Program/Erase Method | — | UV erasure through quartz window |
| Lifecycle | — | Obsolete - EOL by Altera/Intel |