EPM9320RC208-20N vs EPM9320RC208-15 비교
다음의 상세 나란히 비교: EPM9320RC208-20N 제조: Altera 및 EPM9320RC208-15 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | EPM9320RC208-20N | EPM9320RC208-15 |
|---|---|---|
| 브랜드 | Altera | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | Obsolete | Obsolete |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $0.00 | $0.00 |
| Device Family | MAX 9000 | MAX 9000 |
| Logic Type | Complex Programmable Logic Device (CPLD) | — |
| Usable Gates | 6,000 | 6,000 |
| Macro Cells | 320 | 320 |
| Logic Array Blocks | 20 | [DATA_NEEDED: LAB count] |
| Maximum Pin-to-Pin Delay (tPD) | 20 ns | — |
| Maximum Operating Frequency | 100 MHz | — |
| 공급 전압 | 5.0 V | 5.0 V |
| Configuration Memory | EEPROM (non-volatile) | — |
| In-System Programmability | Yes, via IEEE Std. 1149.1 JTAG | Yes (ISP via JTAG) |
| User I/O Pins | 168 | — |
| 패키지 | 208-pin RQFP (PowerQuad II) | 208-pin RQFP (Power QFP) |
| 실장 유형 | Surface Mount | Surface Mount |
| 동작 온도 | [DATA_NEEDED: operating temperature range] | [DATA_NEEDED: operating temperature range] |
| RoHS 상태 | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| Lead Finish | [DATA_NEEDED: lead finish] | — |
| MSL 레벨 | [DATA_NEEDED: MSL level] | — |
| Pin-to-Pin Propagation Delay | — | 15 ns (speed grade -15) |
| 최대 클록 주파수 | — | 117.6 MHz |
| Configuration Technology | — | EEPROM-based (non-volatile) |
| JTAG Interface | — | IEEE Std. 1149.1 |
| Package Type | — | 208-BFQFP Exposed Pad |
| Number of I/O Pins | — | [DATA_NEEDED: user I/O count] |
| 수명 주기 상태 | — | Obsolete (PDN0706, 2007) |