EPM9560RC208-21 vs EPM9560RC210-20 비교

다음의 상세 나란히 비교: EPM9560RC208-21 제조: Intel 및 EPM9560RC210-20 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

Altera
EPM9560RC210-20 EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 ⚠ 최종 구매

사양 비교

파라미터 EPM9560RC208-21 EPM9560RC210-20
브랜드 Intel Altera
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 최종 구매 최종 구매
재고 상태 In Stock In Stock
단가 (USD) $22.95 $60.00
Family MAX 9000 MAX 9000
Architecture Multiple Array MatriX (MAX), third-generation —
Technology CMOS EEPROM-based —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 16 16
Flip-Flops 772 —
Maximum User I/O 149 [DATA_NEEDED: 212 I/O per datasheet, package-dependent]
Propagation Delay (speed grade -21) 21 ns (max, per speed grade designation) —
공급 전압 5.0 V 5 V
I/O Voltage Tolerance 3.3 V or 5 V (per variant) —
In-System Programmability Yes (IEEE Std. 1149.1 JTAG) Yes (MAX+PLUS II flow)
패키지 208-pin RQFP (Power Quad Flat Pack) RQFP-210 (Power Quad Flat Pack, 0.5mm pitch)
동작 온도 [DATA_NEEDED: industrial or commercial grade -21 suffix] [DATA_NEEDED: commercial 0C to 70C typical; industrial variants exist]
Configuration Memory EEPROM (non-volatile) —
Security Bit Yes (programmable) —
RoHS 상태 [DATA_NEEDED: confirm RoHS compliance for -21 variant] RoHS3 Compliant (per supplier listing)
Product Type — CPLD (Complex Programmable Logic Device)
Pin-to-Pin Delay (tPD) — 20 ns
Clock-to-Output (tCO) — 12 ns
Process Technology — 0.65 um EEPROM
Boundary-Scan (JTAG) — IEEE Std 1149.1 compliant
실장 유형 — Surface Mount

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청