EPM9560RI208-10N vs EPM9560ARI208-10N 비교
다음의 상세 나란히 비교: EPM9560RI208-10N 제조: Altera 및 EPM9560ARI208-10N 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
Altera
EPM9560ARI208-10N - MAX 9000 CPLD 12K Gates 560 Macrocells | Altera
EPM9560ARI208-10N Obsolete사양 비교
| 파라미터 | EPM9560RI208-10N | EPM9560ARI208-10N |
|---|---|---|
| 브랜드 | Altera | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | Obsolete | Obsolete |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $61.75 | $22.10 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Architecture | CMOS EEPROM-based Multiple Array MatriX (MAX) | — |
| Usable Gates | 12,000 | 12,000 |
| Macro Cells | 560 | — |
| Register Bits | 12,160 | — |
| User I/Os | 212 | — |
| Pin-to-Pin Delay | 10 ns (speed grade -10) | — |
| Maximum Frequency | 100 MHz to 125 MHz | — |
| 공급 전압 | 5 V | 5.0 V |
| 패키지 | 208-pin RQFP (PQFP) | 208-pin RQFP (Plastic) |
| 동작 온도 | -40C to +85C (Industrial grade, "RI" suffix) | 0 C to 70 C (Commercial) |
| Programming Method | In-system via IEEE 1149.1 (JTAG) | — |
| MSL 레벨 | 3 (168 Hours) | — |
| RoHS 상태 | ROHS3 Compliant (per fpgalink) | — |
| Configuration Memory | On-chip EEPROM (non-volatile) | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Macrocells | — | 560 |
| Logic Array Blocks (LABs) | — | 35 |
| Maximum User I/O Pins | — | 212 |
| Flip-Flops | — | 484 |
| Propagation Delay (tPD1) | — | 10 ns |
| Clock-to-Output (tCO) | — | 4.5 ns |
| Setup Time (tSU) | — | 3.0 ns |
| Maximum Counter Frequency (fCNT) | — | 144.9 MHz |
| Logic Family | — | CMOS EEPROM |
| Programming Interface | — | JTAG (IEEE 1149.1) - In-System Programmable |
| 실장 유형 | — | Surface Mount |