EPM9560RI210-15 vs EPM9560RC210-20 Pengandingan

Pengandingan Sisi Kiri Sisi Kanan Terperinci EPM9560RI210-15 disebabkan oleh Altera dan EPM9560RC210-20 disebabkan oleh Altera. Bandingkan spesifikasi utama, parameter elektrik, pakej, status kehidupan, harga, dan keupayaan untuk menentukan komponen terbaik untuk keperluan disenjaya anda.

Altera
EPM9560RC210-20 EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 ⚠ Bahagian terakhir untuk beli

Pengandingan Spesifikasi

Parametr EPM9560RI210-15 EPM9560RC210-20
Merek Altera Altera
Kategori FPGA & CPLD FPGA & CPLD
Status Lingkungan Hidup NRND Masa Terakhir Dibeli
Family MAX 9000 (EPM9560) MAX 9000
Device Type Complex Programmable Logic Device (CPLD) —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 20 16
User I/O Pins 164 —
Pin-to-Pin Delay (tPD) 15 ns (-15 speed grade) 20 ns
Supply Voltage (VCCINT) 5.0 V —
I/O Voltage (MultiVolt) 3.3 V / 5.0 V compatible —
Configuration Memory EEPROM (non-volatile) —
In-System Programmability Yes (JTAG ISP) Yes (MAX+PLUS II flow)
JTAG Boundary Scan IEEE 1149.1 compliant —
Kemasan 210-pin RQFP (PowerQuad) RQFP-210 (Power Quad Flat Pack, 0.5mm pitch)
Suhu Operasi Industrial (-40C to +85C) [DATA_NEEDED: commercial 0C to 70C typical; industrial variants exist]
Jenis Pemasangan Surface Mount Surface Mount
Status RoHS ROHS3 Compliant RoHS3 Compliant (per supplier listing)
Tingkat sensitiviti Air Nama (MSL) 3 (168 Hours) —
Manufacturer Standard Lead Time 1-7 Days (distributor stock) —
Product Type — CPLD (Complex Programmable Logic Device)
Clock-to-Output (tCO) — 12 ns
Maximum User I/O — [DATA_NEEDED: 212 I/O per datasheet, package-dependent]
Tegangan Pemberi Arus — 5 V
Process Technology — 0.65 um EEPROM
Boundary-Scan (JTAG) — IEEE Std 1149.1 compliant

Laporan Datasheet & Sumber

Lihat Semua Produk Buat BOQ Minta Bao Harga