EP1810GC-35 vs EP1810JI-35 Comparação

Comparação detalhada lado a lado de EP1810GC-35 por Altera e EP1810JI-35 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP1810GC-35 EP1810JI-35
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Última compra Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $177,12 $18,60
Device Type EPLD (Erasable Programmable Logic Device) —
Logic Family Altera Classic EPLD —
Technology CMOS, UV-erasable EPROM cells —
Encapsulamento CPGA-68 (Ceramic Pin Grid Array, 68-pin) 28-pin JLCC (J-leaded ceramic, windowed)
Número de pinos 68 —
Propagation Delay (tpd max) 40 ns —
Maximum Inputs 64 —
Maximum Outputs 48 —
Macrocells 16 48
I/O Standard TTL-compatible —
Programming Method UV erasure + EPROM programming —
Temperatura de operação [DATA_NEEDED: operating temperature range] -40C to +85C (Industrial)
Tensão de alimentação [DATA_NEEDED: VCC range] 5 V (typical classic EPLD)
Tipo de montagem Through Hole Through-Hole (J-lead)
Status RoHS Not applicable (legacy ceramic package) [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC]
Lead-Free Status Not applicable —
Manufacturer (current source) Rochester Electronics (authorized Altera EPLD partner) —
Original Manufacturer Altera Corporation (now Intel FPGA) —
Device Family — Classic EPLD
Logic Array Blocks — 8 LABs of 16 macrocells
Dedicated Inputs — 48
Pin-to-Pin Propagation Delay (tPD) — 35 ns
Speed Grade — -35
Process Technology — CMOS EPROM (UV-erasable)
Programmability — UV-erase, windowed for lab reprogram
Nível MSL — [DATA_NEEDED: MSL rating]
Programming Interface — JEDEC fuse file via legacy programmer

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação