EP1810JC-35 vs EP1810JI-45 Comparação

Comparação detalhada lado a lado de EP1810JC-35 por Intel e EP1810JI-45 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP1810JC-35 EP1810JI-45
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $5,48 $9,75
Device Family Classic EPLD (EP1810) —
Device Type UV-Erasable Complex PLD (UV PLD / CPLD) UV-Erasable / OTP Complex PLD
Number of Macrocells 48 —
Propagation Delay (tpd) 35 ns (max) —
Frequência máxima de clock [DATA_NEEDED: fmax for this speed grade] —
Process Technology CMOS —
Supply Voltage (Vcc) 5 V (nominal) —
Maximum Supply Voltage 5.25 V (per distributor listing) —
Package Type CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ) 68-pin JLCC (J-leaded ceramic chip carrier)
Number of Terminals 68 68
Terminal Form J-Bend J BEND
Faixa de temperatura de operação 0°C to 70°C (Commercial) —
Temperature Grade Commercial INDUSTRIAL
Erasure Method UV (quartz-windowed ceramic package) —
Status RoHS Compliant (per Altera listing) —
Lead-Free Status Lead-free (per distributor listing) —
Tipo de montagem Surface Mount (J-Lead) —
Logic Architecture Programmable AND/OR array with macrocell outputs —
Manufacturer — Altera (now Intel FPGA)
Series — Classic EPLD Family
Macrocell Count — 48
Maximum Operating Frequency — 33.3 MHz
Propagation Delay (tPD) — 50 ns
Configurable I/O Lines — 48
Dedicated Inputs — 12
Technology — CMOS EPROM
Package Code — QCCJ
Package Shape — SQUARE
Temperatura de operação — -40 °C to +85 °C
Tensão de alimentação — 5 V (TTL compatible)
Programming Method — UV-erase (windowed) / OTP via JEDEC

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação