EP1810JI-35 vs EP1810LC-25 Comparação

Comparação detalhada lado a lado de EP1810JI-35 por Intel e EP1810LC-25 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP1810JI-35 EP1810LC-25
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $18,60 $8,40
Device Family Classic EPLD —
Macrocells 48 48
Logic Array Blocks 8 LABs of 16 macrocells —
Dedicated Inputs 48 12
Pin-to-Pin Propagation Delay (tPD) 35 ns —
Speed Grade -35 —
Encapsulamento 28-pin JLCC (J-leaded ceramic, windowed) 68-pin JLCC (J-leaded ceramic chip carrier)
Process Technology CMOS EPROM (UV-erasable) —
Temperatura de operação -40C to +85C (Industrial) [DATA_NEEDED: temperature grade for LC package]
Tensão de alimentação 5 V (typical classic EPLD) —
Programmability UV-erase, windowed for lab reprogram —
Tipo de montagem Through-Hole (J-lead) Surface Mount
Status RoHS [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC] [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet]
Nível MSL [DATA_NEEDED: MSL rating] —
Programming Interface JEDEC fuse file via legacy programmer —
Product Family — Altera Classic EPLD
Part Number — EP1810LC-25
Propagation Delay (tPD) — 25 ns
I/O Pins — 48
External Clock Inputs — 4
Supply Voltage (VCC) — 5 V (TTL-compatible)
Operating Mode — Turbo-only (no slow-power mode)
Package Code — LC = 68-pin JLCC
Technology — CMOS EPLD (erasable programmable logic device)
Programmable Interconnect — Global + Local buses
Programming Method — Altera Classic programmer + MAX+PLUS II legacy flow
Status do ciclo de vida — Obsolete (legacy Altera Classic family)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação